【技术实现步骤摘要】
本专利技术涉及芯片设计
，具体涉及一种自适应速率匹配总线的桥接电路。本专利技术实现了 AMBA2.0总线架构中高速系统总线 (AHB总线)和低速外设总线(APB总线)的自动桥接转换，可广泛应用 于基于AMBA2.0总线架构的SOC (System on a Chip)芯片的设计。
技术介绍
现有技术中，常见的APB总线桥接电路有以下几种形式一、 HCLK(AHB总线时钟)和PCLK(APB总线时钟)同频的APB 总线桥接电路二、 固定分频(PCLK为HCLK的固定分频)的APB总线桥接电路三、 可配置分频系数的APB总线桥接电路第一种APB总线桥接电路最简单，易于实现，但灵活性差，难 以满足不同外设对频率的要求，并且由于APB外设接口与系统AHB 总线工作在同一频率，会导致各外设接口工作时功耗较高。第二种APB总线桥接电路降低了 APB外设接口的工作频率，电 路实现也比较容易，但同样灵活性差，难以满足不同外设对频率的要 求。第三种APB总线桥接电路能够满足不同外设对工作频率的要 求，缺点是每种分频都需要软件对APB总线桥进行配置，增加了软 件的复杂度。专利...
【技术保护点】
一种自适应速率匹配总线的桥接电路，其特征在于该桥接电路主要包括：一ＨＣＬＫ／ＰＣＬＫ时钟频率比率检测电路，其在每两ＰＣＬＫ时钟周期完成对ＨＣＬＫ和ＰＣＬＫ之间的频率比的检测；在第一个时钟周期，一个计数器用ＨＣＬＫ作为计数时钟进行计数，计数的结果在第一个ＰＣＬＫ时钟周期结束时用ＨＣＬＫ存到一个寄存器中，该寄存器的值即为ＨＣＬＫ和ＰＣＬＫ之间的时钟频率比（Ｒ↓［ＨＣＬＫ／ＰＣＬＫ］）；在第二个时钟周期，用ＰＣＬＫ将Ｒ↓［ＨＣＬＫ／ＰＣＬＫ］锁存到另一个寄存器中，作为参考值（Ｒｅｆ＿Ｒ↓［ＨＣＬＫ／ＰＣＬＫ］）；当系统改变ＰＣＬＫ频率时，在第一个ＰＣＬＫ时钟周期结束时Ｒ↓［ＨＣＬ...
【技术特征摘要】
1、一种自适应速率匹配总线的桥接电路，其特征在于该桥接电路主要包括一HCLK/PCLK时钟频率比率检测电路，其在每两PCLK时钟周期完成对HCLK和PCLK之间的频率比的检测；在第一个时钟周期，一个计数器用HCLK作为计数时钟进行计数，计数的结果在第一个PCLK时钟周期结束时用HCLK存到一个寄存器中，该寄存器的值即为HCLK和PCLK之间的时钟频率比(RHCLK/PCLK)；在第二个时钟周期，用PCLK将RHCLK/PCLK锁存到另一个寄存器中，作为参考值(Ref_RHCLK/PCLK)；当系统改变PCLK频率时，在第一个PCLK时钟周期结束时RHCLK/PCLK会被更新，这样在第二个时钟周期，RHCLK/PCLK不等于Ref_RHCLK/PCLK，电路会产生一个复位信号，将AHB到APB的桥接电路复位，在第三个时钟周期(新的RHCLK/PCLK检测周期)，由于Ref_RHCLK/PCLK已经被更新，等于RHCLK/PCLK，桥接电路会在新的PCLK频率下开始正常工作；根据检测到的HCLK和PCLK之间的时钟频率比，该总线桥接电路通过一AHB总线传输控制状态机AHB_FSM和一APB总线传输控制状态机APB_FSM，将系统对外设的读写操作时序从AHB协议转换到APB协议；AHB_FSM检测来自AHB总线的有效传输信号和接收来自APB_FSM的状态反馈，APB_FSM则用来接收来自AHB_FSM输出的有效读写控制信号，转换成遵循APB协议的对外设的有效读写信号，从而完成AHB和APB总线协议的转换；以及，一外设地址译码和数据选择通道电路，其会对来...
【专利技术属性】
技术研发人员：唐宏斌，朱志明，赖志强，黄奇武，
申请(专利权)人：智多微电子上海有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。