烧录设备及其数据传输控制方法、装置制造方法及图纸

本申请公开了一种烧录设备及其数据传输控制方法、装置。所述的数据传输控制方法包括：ARM芯片根据待烧录数据所属的数据类型，将其中的指令数据经并行总线传输至FPGA芯片，将其中的编程数据经MMC总线传输至FPGA芯片；FPGA芯片将并行总线和MMC总线接收到的数据合路转存至预设的第三写缓冲区；FPGA芯片根据先进先出原则，从第三写缓冲区中读取出数据以将其写入至待烧录芯片。本申请提供的数据传输控制方法烧录数据具有高速、安全的特点，同时降低采用该数据传输控制方法的数据传输控制装置以及烧录设备的成本。

【技术实现步骤摘要】
烧录设备及其数据传输控制方法、装置
本申请涉及芯片烧录设备领域，尤其涉及一种烧录设备及其数据传输控制方法、装置。
技术介绍
在芯片烧录设备(以下简称烧录设备)领域需要将存在于SD卡、U盘或本机内存中的数据安全有效、高速地烧录到待烧录芯片。烧录设备内部一般采用ARM+FPGA的架构，数据从ARM芯片端从存储介质中读取出来，传输给FPGA芯片，再由FPGA芯片输出到待烧录芯片。目前ARM芯片的外部通信主要有SPI、UART、IIC、PCIE、并行总线、MMC总线等方式。ARM芯片与FPGA芯片进行数据传输时通常采用SPI，UART或并行总线。采用SPI，UART，IIC总线时，因数据是串行传输，通信速度很慢。并行总线因为具有多个数据线、地址线和控制总线，易受到干扰而导致数据错误。MMC总线多用于ARM与SD卡或EMMC芯片间的数据传输。另外，在一些高端FPGA芯片中具有PCIE硬核，这类芯片与ARM数据传输采用PCIE总线，PCIE传输需要FPGA具有PCIE硬核，但具有PCIE硬核的FPGA芯片价格较高。概而言之，现有技术中，芯片烧录设备在其ARM芯片与FPGA芯片之间的数据传输技术不能兼顾效率、可靠性以及低成本等因素，尚有改进空间。
技术实现思路
本申请的目的是提供数据传输控制方法，通过并行总线与MMC总线相结合的方式实现烧录设备的ARM与FPGA之间的数据传输。本申请的另一目的在于提供了一种数据传输控制装置、烧录设备。为实现上述目的，本申请提供一种数据传输控制方法，其包括如下步骤：ARM芯片根据待烧录数据所属的数据类型，将其中的指令数据经并行总线传输至FPGA芯片，将其中的编程数据经MMC总线传输至FPGA芯片；FPGA芯片将并行总线和MMC总线接收到的数据合路转存至预设的第三写缓冲区；FPGA芯片根据先进先出原则，从第三写缓冲区中读取出数据以将其写入至待烧录芯片。进一步的，FPGA芯片将并行总线和MMC总线接收到的数据合路转存至预设的第三写缓冲区的步骤，包括：FPGA芯片将从并行总线和MMC总线所分别接收的指令数据和编程数据对应存储于第一写缓冲区和第二写缓冲区中；FPGA芯片将第一写缓冲区的数据转移至所述第三写缓冲区，且将第一写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式；FPGA芯片将第二写缓冲区中的数据转移至所述第三写缓冲区，且将第二写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式。进一步的，将第一写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式的步骤，包括：ARM芯片在调用MMC总线向FPGA芯片发送编程数据之前发送控制命令，该控制命令携带与编程数据相应的地址数据；在FPGA芯片将第一写缓冲区的数据转移至所述第三写缓冲区时，利用第三写缓存区的目标编码格式中的地址区用于存储所述地址数据，利用其中的数据区用于存储与所述地址数据相对应的编程数据。进一步的，将第二写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式的步骤，包括：利用第三写缓存区的目标编码格式中的地址区用于存储并行总线的地址总线所携带的地址数据，利用其中的数据区用于存储并行总线中的数据总线携带的指令数据。优选的，FPGA芯片将第一写缓冲区的数据转移至所述第三写缓冲区的步骤，优先于其将第二写缓冲区中的数据转移至所述第三写缓冲区的步骤而执行。一种实施例所述第三写缓冲区所统一的目标编码格式中，共计22位字长，其中地址区占据6位，数据区占据16位。进一步的，所述的数据传输控制方法还包括如下步骤：FPGA芯片将从待烧录芯片中读取的数据存储至第二读缓冲区；FPGA芯片将第二读缓冲区中的编程数据转移至第一读缓冲区；ARM芯片通过并行总线直接从第二读缓冲区读取指令数据，通过MMC总线从第一读缓冲区读取编程数据。为实现上述目的，本申请还提供了一种数据传输控制装置，该装置用于芯片烧录设备中实现将存储介质的待烧录数据写入待烧录芯片，包括：ARM芯片、FPGA芯片、并行总线以及MMC总线，所述ARM芯片用于访问所述存储介质，所述FPGA芯片用于访问所述待烧录芯片，所述ARM芯片与FGPA芯片之间通过并行总线实现所述存储介质与待烧录芯片之间的指令数据传输，通过MMC总线实现所述存储介质与待烧录芯片之间的编程数据传输。进一步的，所述FPGA芯片中，对应MMC总线与并行总线设置用于存储各自馈入的数据的第一写缓冲区和第二写缓冲区，以及用于将该两个写缓冲区的数据进行合路的第三缓冲区，所述FPGA芯片将第一写缓冲区与第二写缓冲区中的数据转移到所述第三写缓冲区，并通过调用第三写缓冲区实现向所述待烧录芯片写入数据。进一步的，所述FPGA芯片中，设置有第一读缓冲区和第二读缓冲区，所述第二读缓冲区用于缓存从所述待烧录芯片读取的数据，所述第一读缓冲区用于缓存经MMC总线传输给ARM芯片的数据，所述FPGA芯片将第二读缓冲区中的编程数据转移至第一读缓冲区，所述ARM芯片通过并行总线直接从第二读缓冲区读取指令数据，通过MMC总线从第一读缓冲区读取编程数据。进一步的，所述缓冲区，包括写缓冲区和读缓冲区，均被实现为适于按照先进先出策略访问其中数据的数据结构。为实现上述目的，本申请还提供了一种烧录设备，其包括用于存储写入至待烧录芯片的存储介质，其包括上述的数据传输控制装置，或执行上述的数据传输控制方法。为实现上述目的，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述内容所描述的数据传输控制方法的步骤。与现有技术相比，本专利技术提供的一种数据传输控制方法，应用于烧录设备，其有益效果在于：首先，烧录设备的ARM芯片与FPGA芯片之间的数据传输，采用并行总线传输指令数据，用MMC总线传输编程数据，利用并行总线的灵活、快速的特点传输少量命令数据，利用MMC总线校验机制，安全、高速的进行大批量数据的传输，通过两种通信模式相结合，使ARM芯片与FPGA芯片之间的数据通信速度快，传输数据正确率高，解决了烧录设备单独采用一种通信模式烧录数据速度慢，容易受到干扰而导致数据错误的问题。其次，本专利技术的部分实施方式中，在FPGA芯片中设置写缓冲区，将并行总线和MMC总线接收到的数据合路转存至预设的写缓冲区，将两路数据合并，并根据先进先出的原则，将在写缓冲区的数据写入待烧录芯片，保证了运用并行总线和MMC总线两种通信模式传输过来的数据可以准确无误地按照预先的顺序写入待烧录芯片中。另外，采用本专利技术提供的数据传输控制方法的数据传输控制装置以及烧录设备，保证烧录数据具有高速、安全特点的前提下，大大降低了数据传输控制装置以及烧录设备的成本，有利于推广使用。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单本文档来自技高网...

【技术保护点】
1.一种数据传输控制方法，其特征在于，包括如下步骤：/nARM芯片根据待烧录数据所属的数据类型，将其中的指令数据经并行总线传输至FPGA芯片，将其中的编程数据经MMC总线传输至FPGA芯片；/nFPGA芯片将并行总线和MMC总线接收到的数据合路转存至预设的第三写缓冲区；/nFPGA芯片根据先进先出原则，从第三写缓冲区中读取出数据以将其写入至待烧录芯片。/n

【技术特征摘要】
1.一种数据传输控制方法，其特征在于，包括如下步骤：
ARM芯片根据待烧录数据所属的数据类型，将其中的指令数据经并行总线传输至FPGA芯片，将其中的编程数据经MMC总线传输至FPGA芯片；
FPGA芯片将并行总线和MMC总线接收到的数据合路转存至预设的第三写缓冲区；
FPGA芯片根据先进先出原则，从第三写缓冲区中读取出数据以将其写入至待烧录芯片。


2.根据权利要求1所述的数据传输控制方法，其特征在于，FPGA芯片将并行总线和MMC总线接收到的数据合路转存至预设的第三写缓冲区的步骤，包括：
FPGA芯片将从并行总线和MMC总线所分别接收的指令数据和编程数据对应存储于第一写缓冲区和第二写缓冲区中；
FPGA芯片将第一写缓冲区的数据转移至所述第三写缓冲区，且将第一写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式；
FPGA芯片将第二写缓冲区中的数据转移至所述第三写缓冲区，且将第二写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式。


3.根据权利要求2所述的数据传输控制方法，其特征在于，将第一写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式的步骤，包括：
ARM芯片在调用MMC总线向FPGA芯片发送编程数据之前发送控制命令，该控制命令携带与编程数据相应的地址数据；
在FPGA芯片将第一写缓冲区的数据转移至所述第三写缓冲区时，利用第三写缓存区的目标编码格式中的地址区用于存储所述地址数据，利用其中的数据区用于存储与所述地址数据相对应的编程数据。


4.根据权利要求3所述的数据传输控制方法，其特征在于，将第二写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式的步骤，包括：
利用第三写缓存区的目标编码格式中的地址区用于存储并行总线的地址总线所携带的地址数据，利用其中的数据区用于存储并行总线中的数据总线携带的指令数据。


5.根据权利要求2所述的数据传输控制方法，其特征在于，FPGA芯片将第一写缓冲区的数据转移至所述第三写缓冲区的步骤，优先于其将第二写缓冲区中的数据转移至所述第三写缓冲区的步骤而执行。


6.根据权利要求2所述的数据传输控制方法，其特征在于：所述第三写缓冲...

【专利技术属性】
技术研发人员：钟华，
申请(专利权)人：武汉武芯科技有限公司，
类型：发明
国别省市：湖北;42