通过响应算法的指令在计算单元中计算结果；在计算单元中的局部随机存取存储器阵列中存储与算法的预定指令组的计算结果相关的预定函数组；并且在该计算单元内提供计算结果到相关函数的直接映射，可以实现减少处理器中计算单元和地址单元之间的流水线停顿。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于避免计算单元和地址单元之间的流水线停顿的 流水线数字信号处理器。
技术介绍
随着计算机速度从33 mHz增加到1.2GHz及以上，计算机操作 不能在一个周期中完成。因此，流水线技术被采用以更有效地利用较 高的处理器性能并改善其吞吐率。目前深流水线使用多达25级甚至 更多的级。 一般而言，在流水线计算系统中，存在若干同时工作的并 行构件块，其中每个块关注整个处理的不同部分。例如，存在计算单 元、地址单元以及序列发生器或控制电路，该计算单元进行计算，该 地址单元包括根据所选的地址模式在存储器中获取和存储数据的数 据地址发生器(DAG )，且该序列发生器或控制电路编码和分布指令。 DAG是可以寻址存储器的唯一组件。因而在深流水线系统中，如果 指令依赖于另一指令的结果，将发生流水线停顿，其中流水线将停止， 在重新开始工作之前等待令人不愉快的指令完成操作。例如，如果在 计算之后，DAG需要计算单元的输出以用于下一数据获取，该输出 不能被直接发送到DAG以被调节来用于数据获取在它可以被DAG 处理以完成下一数据获取和计算之前，它必须通过流水线传播。这是 因为只有DAG可以访问存储器，可以将计算结果转换成定位所需数 据的地址指针。在多任务通用计算机中，这种停顿可能并不关键，但 是在诸如用在移动电话、数码相机中的实时计算机系统中，这些停顿 是有问题
技术实现思路
因此本专利技术的一个目的是提供一种用于最小化计算单元和地址 单元之间的流水线停顿的改善的流水线数字信号处理器。本专利技术的另 一 目的是提供这种用于最小化计算单元和地址单元 之间的流水线停顿的改善的流水线数字信号处理器，该处理器采用局 部可重构填充和溢出随机存取存储器阵列。本专利技术的另 一 目的是提供这种用于最小化计算单元和地址单元 之间的流水线停顿的具有增强的性能效率的改善的流水线数字信号 处理器。本专利技术的另一目的是提供这种用于最小化计算单元和地址单元 之间的流水线停顿的改善的流水线数字信号处理器，该处理器可以并 行和串行地填充和溢出。本专利技术的另一目的是提供这种用于最小化计算单元和地址单元 之间的流水线停顿的改善的流水线数字信号处理器，其中当 一组函数 中的一个或多个所存储的值更新时，局部可重构填充和溢出随机存取 存储器阵列选择性地、有条件地溢出。本专利技术的另一目的是提供这种用于最小化计算单元和地址单元 之间的流水线停顿的改善的流水线数字信号处理器，该处理器采用了在多个局部可重构填充和溢出随机存取存储器阵列中共享的输入和 输出寄存器，用于在每个局部可重构填充和溢出随机存取存储器阵列 中以一对一的方式将结果映射到函数，或者用于将结果输入映射到一 个合成的输出函数，所述合成输出函数由所述单局部可重构填充和溢 出随机存取存储器阵列中每一个呈现的函数部分构成。本专利技术的另 一 目的是提供这种用于最小化计算单元和地址单元 之间的流水线停顿的改善的流水线数字信号处理器，其中局部可重构 填充和溢出随机存取存储器阵列足够小以适合于常规计算单元并在 一个周期内可访问，但是又足够大以支持计算单元内部的大多数应 用。本专利技术的另 一 目的是提供这种用于最小化计算单元和地址单元 之间的流水线停顿的改善的流水线数字信号处理器，该处理器通过将计算单元结果直接映射到存储在局部可重构填充和溢出随机存取存 储器阵列中的相关函数来避免流水线停顿的不利结果。本专利技术源于这种实现使用响应来自算法的指令计算结果的一个 或多个计算单元可以实现用于最小化计算单元和地址单元之间的流 水线停顿的新的改善的流水线数字信号处理器，每个计算单元包括局 部可重构填充和溢出随机存取存储器阵列，该局部可重构填充和溢出 随机存取存储器阵列存储与算法的预定指令组的计算结果相关的预 定函数组，以在该计算单元内提供计算结果到相关函数的直接映射。然而，在其它实施例中，本专利技术不需要实现所有的这些目的且本 专利技术的权利要求书并不限制于能够实现这些目的的结构或方法。本专利技术的特征在于一种处理器，该处理器包含用于减少计算单元 和地址单元之间的流水线停顿的装置，该处理器包括至少一个计算 单元，用于响应算法的指令来计算结果。每个计算单元包括局部随机 存取存储器阵列，用于存储与算法的预定指令组的计算结果相关的预 定函数组，以在计算单元内提供计算结果到相关函数的直接映射。在一个优选实施例中，可以具有被计算单元共享的寄存器堆。所 有的计算单元局部随机存取存储器阵列可以并行地填充来自于寄存器堆中的相同值。局部随机存取存储器阵列可以并行地填充来自寄存 器堆的不同值。局部随机存取存储器阵列可以并行地溢出到寄存器 堆。计算电路可以包括状态器件，在存储在局部随机存取存储器阵列 中的函数值已被更新时进行指示。该状态器件可用于判定是否应当溢 出和保存局部随机存取存储器阵列中的函数值。计算结果到相关函数 的映射可以与先前的计算结果映射无关。计算结果到相关函数的映射 在各计算单元之间是相互独立的。来自寄存器堆的寄存器可以用作多 个计算单元中的随机存取存储器阵列的索引。多个计算单元中的随机 存取存储器阵列的输出可以组合到寄存器堆的单个寄存器中。不同于 寄存器堆的寄存器可以用作每个计算单元中的随机存取存储器阵列 的索引。每个计算单元中的每个随机存取存储器阵列的输出可以放置 于寄存器堆的不同寄存器中。局部随机存取存储器阵列可以包括查找表。可以具有用于在局部随机存取存储器阵列中存储预定函数值组的 控制单元，以在计算单元内提供计算结果到相关函数的直接映射。计 算单元可以包括与每个局部随机存取存储器阵列相关的表基址寄存 器，用于允许将相关的数据组存储在每个局部可重构填充和溢出随机 存取存储器阵列中独立的地址处。本专利技术的特征还在于一种流水线信号处理器，用于减少计算单 元和地址单元之间的流水线停顿。具有至少一个计算单元，用于响应 算法的指令来计算结果。每个计算单元包括局部可重构填充和溢出随 机存取存储器阵列，用于存储与算法的预定指令组的计算结果相关的 预定函数组，以在计算单元内提供计算结果到相关函数的直接映射。在优选实施例中，可以具有被计算单元共享的寄存器堆。寄存器 堆可以包括用于在所有的计算单元局部可重构填充和溢出随机存取 存储器阵列上并行地填充相同值的输入寄存器堆。寄存器堆可以包括 用于在计算单元局部可重构填充和溢出随机存取存储器阵列其中每 一个中串行地填充不同值的输入寄存器。寄存器堆可以包括用于从局 部可重构填充和溢出随机存取存储器阵列并行地溢出所存储的值的 输出寄存器。寄存器堆可以包括用于从局部可重构填充和溢出随机存 取存储器阵列串行地溢出所存储的值的输出寄存器。计算单元可以包 括状态器件，当局部可重构填充和溢出随机存取存储器阵列的至少一 分区已被更新时，允许从该分区溢出值。计算结果到相关函数的映射 可以与先前计算的结果映射无关。寄存器堆可以包括被局部可重构填 充和溢出随机存取存储器阵列共享的输入寄存器和被局部可重构填 充和溢出随机存取存储器阵列共享的输出寄存器。输入寄存器可以为 每个局部可重构填充和溢出随机存取存储器阵列接收不同计算结果 且输出寄存器可以呈现来自每个局部可重构填充和溢出随机存取存 储器阵列的不同函数。输入寄存器可以为每个局部可重构填充和溢出 随机存本文档来自技高网...
【技术保护点】
一种处理器，包含用于减少计算单元和地址单元之间的流水线停顿的装置，该处理器包括：至少一个计算单元，用于响应算法的指令来计算结果；所述计算单元包括局部随机存取存储器阵列，用于存储与所述算法的预定指令组的计算结果相关的预定函数值组，以在所述计算单元内提供计算结果到相关函数的直接映射。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：J威尔逊，JA卡布洛特斯基，Y斯坦，CJ普伦德加斯特，GM尤康，CM梅耶，
申请(专利权)人：阿纳洛格装置公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。