应用程序或算法专用的量子电路设计制造技术

提出了设计用于具体应用程序或算法的应用程序或算法专用的量子计算电路的技术。设计组件可以包括提取器组件，该提取器组件可以基于应用程序或者算法的分析来提取确定为满足必须在量子电路设计中使用彼此之间的直接连接的已定义的阈值电位的量子位对；设计管理组件(DMC)可基于与量子位对相关的特征分析确定用于应用程序或者算法的量子电路的电路设计。DMC可以通过加权方案和特征对量子位对进行分类，包括影响下游量子位的数量、量子位对之间的二量子位门操作的数量和/或量子位对是否影响测量。基于分类，DMC会选择排序最高的量子位对来分配直接连接。对来分配直接连接。对来分配直接连接。

【技术实现步骤摘要】
【国外来华专利技术】应用程序或算法专用的量子电路设计

技术介绍

[0001]本公开涉及量子电路，例如量子电路设计。量子计算采用量子物理学来编码和处理信息，而不是基于晶体管的二进制数字技术。量子计算设备采用根据量子物理学定律操作的量子比特(也称为量子位)，并且可以表现出诸如叠加和纠缠的现象。量子物理学的叠加原理允许量子位处于在同一时刻分别代表“1”和“0”值的状态。量子物理学的纠缠原理使量子位相互关联，从而使量子位的状态不能分解为单独的量子位状态。例如，第一量子位的状态可以取决于第二量子位的状态。这样，量子电路可以采用量子位以与基于晶体管的二进制数字技术明显不同的方式来编码和处理信息。然而，量子电路的设计通常可能相对困难和/或耗时。
[0002]关于量子电路设计，常规方法可以是采用通用量子计算电路，该通用量子计算电路可以用于几乎所有类型的算法，并且具有变化的和/或有限的性能水平。通用量子计算电路设计可用于算法以创建超导量子计算电路以执行超导量子电路操作。通用量子计算电路通常可以具有可以连接到其所有相邻量子位的量子位，并且通常可以运行所有或几乎所有类型的算法，尽管至少部分地由于以下原因而具有变化和/或有限的性能水平，例如资源限制和设计约束，以及通用量子计算电路中量子位的连通性的通用性。对于通用量子计算电路，对于没有直接连接的量子位的操作，通常可以使用多个交换门。然而，将通用量子计算电路用于算法可能存在许多问题，特别是在非理想量子处理器上使用通用量子计算电路。例如，某些量子处理器可以被认为是非理想的，因为它们可以包括非理想的量子位(例如，较短的相干时间)和/或非理想的门(例如，门误差)。由于这些和/或其他不理想的情况，在仍然能够获得最终结果的合理保真度的前提下，可以采用的门操作次数可能会受到限制。这些类型的电路通常被称为浅。在原则上，可以实现通用量子计算电路具有一个常规连接到其上的任意算法。但是，当将通用量子计算电路用于算法时，可能会有一个非期望的和/或过高的累积错误率，部分是由于使用的门操作数量相对较高，因为门保真度不是100％。常规量子计算电路例如通用量子计算电路设计的这些和其他缺陷，可能导致效率低下和/或效果不佳的电路和/或效率低下的量子电路设计。

技术实现思路

[0003]以下呈现了概述，以提供对所公开主题的一个或多个实施例的基本理解。该概述并非旨在标识关键或重要元素，也不旨在描绘特定实施例的任何范围或权利要求的任何范围。其唯一目的是以简化的形式呈现概念，作为稍后呈现的更详细描述的序言。在本文所述的一个或多个实施例中，系统、设备、结构、计算机实现的方法、装置和/或计算机程序产品可以基于与量子位对相关联的特性分析来促进确定针对应用的量子电路的电路设计。
[0004]根据一个实施例，一种系统，其包括存储计算机可执行组件的存储器；可操作地耦合到所述存储器的处理器执行所述计算机可执行的组件。该计算机可执行组件可以包括提取器组件，该提取器组件基于应用程序的分析来提取被确定为满足必须使用彼此之间的直接连接的已定义的阈值电位的量子位对。该计算机可执行组件还可以包括设计管理组件，
该设计管理组件确定要使用的量子电路的电路设计。基于对与所述量子位对相关的特征的分析，对所述应用程序进行了分析。该系统可以具有许多优点，包括当使用量子电路运行应用程序或算法时，系统可以增强量子电路和应用程序或相关算法的性能。
[0005]在一些实施例中，设计管理组件可以分析与所述量子位对相关联的所述特性，并且可以基于与所述量子位对相关联的所述特性和与该特性相关联的权重值来对所述量子位对进行分类。在某些实施方案中，所述设计管理组件基于所述分类可确定所述量子位对的一个子集，其具有比所述量子位对中的其它量子位对更高的排序，并且基于已定义的电路设计标准的量子位对的子集(该子集可以指示允许直接连接的最大数量的量子位对)可以分配直接连接到所述量子位对。该系统的这些实施例可以提供许多优点，包括系统可以减少用于运行应用程序或相关算法的量子电路中使用的门的数量，并减少用于运行应用程序或相关算法的量子电路中使用的连接。
[0006]另一实施例涉及一种计算机实现的方法，该方法包括：通过分析，通过与处理器可操作地耦合的系统，提取被确定为满足必须利用彼此之间的直接连接的定义的阈值潜力的量子位对。一个应用程序。该计算机实现的方法还包括由系统基于对量子位对的特征的分析来确定要用于该应用的量子电路的电路设计。计算机实现的方法可以具有许多优点，包括当使用量子电路运行应用程序或相关算法时，该方法可以增强量子电路和应用程序或相关算法的性能。
[0007]在某些实施例中，计算机实现的方法还可以包括由所述系统分析与量子位对相关联的特性；以及，由所述系统基于与所述量子位对相关联的特性和与所述特性相关联的权重值，对所述量子位对分类。在其它实施例中，计算机实现的方法可包括由所述系统确定所述量子位对的一个子集，其基于对所述量子位对的分类具有比所述量子位对的其它量子位对的一个更高的排序；并将直接连接分配给所述量子位对的所述子集的量子位对，其中基于定义的电路设计标准来确定所述量子位对的所述子集中能够存在的最大量子位数量。该方法的此类实施例可提供许多优点，包括该方法可减少用于运行应用程序或相关算法的量子电路中使用的门的数量，并减少用于运行应用程序或算法的量子电路中使用的连接性。
[0008]另一实施例涉及一种有助于确定量子电路的电路设计的计算机程序产品，该计算机程序产品包括计算机可读存储介质，该计算机可读存储介质具有存储其中的程序指令。所述程序指令可由处理器执行以使所述处理器基于应用程序的分析来提取被确定为满足必须使用彼此之间的直接连接的已定义的阈值电位的量子位对。该程序指令还可由处理器执行，以基于对量子位对的特性的分析来确定用于该应用的量子电路的电路设计。该计算机程序产品可以具有许多优点，包括当使用量子电路运行应用程序或相关算法时，计算机程序产品可以增强量子电路和应用程序或相关算法的性能。
[0009]在一些实施例中，该程序指令可以由处理器执行以使处理器执行以下操作：分析与所述量子位对相关的特性；并基于与所述对量子位对相关的特征和与所述特征相关联的权重值对所述量子位对进行分类，其中所述特性可以从一组特性中选择，所述特性包括与所述量子位对中的一对量子位相关联的多个受影响的下游量子位、所述量子位对之间的多个二量子位门运算、受所述量子位对影响的测量，并且确定没有测量结果受所述量子位对的影响。计算机程序产品的这些实施例可以提供许多优点，包括计算机程序产品可以减少用于运行应用程序或相关算法的量子电路中使用的门的数量，以及减少用于运行应用程序
或算法的量子电路中使用的连接性。
[0010]根据另一个实施例，一种系统，包括：存储器，其存储计算机可执行组件；以及可操作地耦合到所述存储器的处理器执行计算机可执行组件。该计算机可执行组件可以包括提取器组件，该提取器组件基于与应用程序相关联的算法的分析来提取被确定为满足定义的阈值电位的量子位对，以便使用彼此之间的直接连接。电脑可执行组件还可以包括设计管理组件，该设本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种系统，包括：存储计算机可执行组件的存储器；以及可操作地耦合到所述存储器的处理器，其执行所述计算机可执行组件，所述计算机可执行组件包括：提取器组件，其基于应用程序的分析来提取被确定为满足必须使用彼此之间的直接连接的已定义的阈值电位的量子位对；以及设计管理组件，其基于与所述量子位对相关的特征分析来确定用于所述应用程序的量子电路的电路设计。2.根据权利要求1所述的系统，其中，所述应用程序与已定义的量子算法相关联，从所述量子算法中提取所述量子位对。3.根据权利要求1所述的系统，其中，所述设计管理组件分析与所述量子位对相关的特性，并且基于与所述量子位对相关的特性和与所述特性相关联的权重值对所述量子位对进行分类。4.根据权利要求3所述的系统，其中所述特征是从一组特征中选择的，所述特征包括与所述对量子位中的一对量子位相关联的多个影响下游量子位、所述一对量子位之间的多个二量子位门操作、受所述一对量子位影响的测量、没有确定受所述一对量子位影响的测量。5.根据权利要求3所述的系统，其中所述设计管理组件基于所述分类来确定所述量子位对的子集，所述子集具有比所述量子位对中的其他量子位对更高的排序，并且基于指示被允许具有直接连接的最大数量的量子位对的已定义的电路设计标准将直接连接分配给所述量子位对的子集中的所述量子位对。6.根据权利要求1所述的系统，其中所述设计管理组件确定基于与所述量子位对相关联的所述特性的分析，包括所述电路设计的电路设计满足已定义电路设计标准的一部分。7.根据权利要求6所述的系统，其中，所述设计管理组件确定与所述电路设计相关联的单量子位门操作和二量子位门操作的总数，并且基于一个确认来确定所述电路设计将被用于所述量子电路，所述确认为所述电路设计具有相对于所述电路设计的其他电路设计的二量子位门操作的其他总数量而言最少数量的二量子位门操作。8.根据权利要求1所述的系统，其中，所述设计管理组件确定要用于所述应用程序的多个量子位来满足与所述应用程序相关联的已定义算法规格有关的已定义电路设计标准，确定要用于所述量子位的量子位的连接性，以及根据已定义的电路设计标准包括所述已定义的电路设计标准基于要用于量子位的所述连接性来确定所述电路设计。9.根据权利要求8所述的系统，其中，所述设计管理组件确定比所述量子位的其他量子位更满足连接数量的量子位的子集。10.根据权利要求8所述的系统，其中，所述设计管理组件基于所定义的电路设计标准来确定所述量子位的辅助量子位将具有的一个或多个辅助量子位特性。11.根据权利要求1所述的系统，其中，所述设计管理组件构造所述电路设计的示意图。12.一种计算机实现的方法，包括：通过可操作地耦合到处理器的系统，基于对应用程序的分析来提取被确定为满足必须使用彼此之间的直接连接的已定义的阈值电位的量子位对；以及由所述系统基于对所述量子位对的特征的分析来确定用于所述应用程序的量子电路
的电路设计。13.根据权利要求12所述的计算机实现的方法，还包括：由所述系统分析与所述量子位对相关的特征；并由所述系统基于与所述量子位对相关的特性和与所述特性相关联的权重值对所述量子位对进行分类。14.如权利要求13所述的计算机实现的方法，其中所述特征是从一组特征中选择的，所述特征包括与所述对量子位中的一对量子位相关联的多个影响下游量子位、所述一对量子位之间的多个二量子位门操作、受所述一对量子位影响的测量、没有确定受所述一对量子位影响的测量。15.根据权利要求13所述的计算机实现的方法，还包括：所述系统基于所述所述量子位的分类来确定所述量子位对的子集，所述子集具有比所述量子位对中的其他量子位对更高的排序；以及将直接连接分配给所述量子位对的子集中的量子位对，其中基于已定义的电路设计标准，确定能够在所述量子位对的所述子集中的最大数量的量子位对。16.根据权利要求12所述的计算机实现的方法，还包括：由所述系统基于与所述量子位对相关联的所述特性的分析，确定包括所述...

【专利技术属性】
技术研发人员：邵东兵，M，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：