一种验证I2C总线时钟回沟容限的夹具制造技术

本实用新型专利技术公开了一种验证I2C总线时钟回沟容限的夹具，包括时钟输入端、数据输入端、时钟输出端和数据输出端，时钟输入端分别与三极管Q1、三极管Q2、三极管Q3和三极管Q4的集电极相连，时钟输出端分别与三极管Q1、三极管Q2、三极管Q3和三极管Q4的发射极相连，三极管Q1和三极管Q2的集电极之间串联有电阻R1和过孔V1，三极管Q2和三极管Q3的集电极之间串联有电阻R2和过孔V2，三极管Q3和三极管Q4的集电极之间串联有电阻R3和过孔V3，三极管Q1、三极管Q2、三极管Q3和三极管Q4的基极分别通过控制线与外部控制电路连接，数据输入端与三极管Q5的集电极相连，数据输出端与三极管Q5的发射极相连，三极管Q5的基极与外部控制电路连接。极管Q5的基极与外部控制电路连接。极管Q5的基极与外部控制电路连接。

【技术实现步骤摘要】
一种验证I2C总线时钟回沟容限的夹具


[0001]本技术涉及通讯
，尤其涉及一种验证I2C总线时钟回沟容限的夹具。

技术介绍

[0002]为了保证I2C电路能够正常工作，时钟信号通常都需要上升下降沿单调，然而业界对时钟不单调的情况并没有这方面的明确说法，也没有这方面的实际验证，所以对时钟回沟问题的研究就成为本项专利技术的驱动力，通过在时钟电路上串入电阻和过孔的方式来进行验证，通过这种方式就可以验证出不同数量的电阻和过孔对时钟上升沿回沟产生影响的大小，从而得出时钟回沟能在多大程度上引起I2C电路不能工作。

技术实现思路

[0003]本技术的目的在于针对上述现有技术的不足，提供一种成本低、操作方便的验证I2C总线时钟回沟容限的夹具,通过增加不同数量的电阻和过孔对时钟上升沿回沟产生影响的大小，模拟出不同时钟回沟下的I2C电路能否正常工作的情况。
[0004]为解决上述问题，本技术所采取的技术方案是：
[0005]一种验证I2C总线时钟回沟容限的夹具，包括时钟输入端、数据输入端、时钟输出端和数据输出端，所述时钟输入端分别与三极管Q1、三极管Q2、三极管Q3和三极管Q4的集电极相连，所述时钟输出端分别与三极管Q1、三极管Q2、三极管Q3和三极管Q4的发射极相连，所述三极管Q1和三极管Q2的集电极之间串联有电阻R1和过孔V1，所述三极管Q2和三极管Q3的集电极之间串联有电阻R2和过孔V2，所述三极管Q3和三极管Q4的集电极之间串联有电阻R3和过孔V3，所述三极管Q1的基极通过控制线C1与外部控制电路连接，所述三极管Q2的基极通过控制线C2与外部控制电路连接，所述三极管Q3的基极通过控制线C3与外部控制电路连接，所述三极管Q4的基极通过控制线C4与外部控制电路连接，所述数据输入端与三极管Q5的集电极相连，所述数据输出端与三极管Q5的发射极相连，所述三极管Q5的基极通过控制线C5与外部控制电路连接。
[0006]更进一步的技术方案是，所述时钟输入端、数据输入端、时钟输出端和数据输出端均为3.5mm SMA母头座子。
[0007]采用上述技术方案所产生的有益效果在于：实现起来容易，能够验证I2C电路时钟回沟的容限，并验证I2C总线在不同的时钟回沟大小下能否正常工作，此方案成本低廉，极具性价比。
附图说明
[0008]图1是本技术的示意图；
[0009]图中：1、时钟输入端；2、数据输入端；3、时钟输出端；4、数据输出端。
具体实施方式
[0010]下面结合附图和实施例对本技术的实施方式作进一步详细描述。以下实施例用于说明本技术，但不能用来限制本技术的范围。
[0011]如图1所示，一种验证I2C总线时钟回沟容限的夹具，包括时钟输入端1、数据输入端2、时钟输出端3和数据输出端4，所述时钟输入端1分别与三极管Q1、三极管Q2、三极管Q3和三极管Q4的集电极相连，所述时钟输出端3分别与三极管Q1、三极管Q2、三极管Q3和三极管Q4的发射极相连，所述三极管Q1和三极管Q2的集电极之间串联有电阻R1和过孔V1，所述三极管Q2和三极管Q3的集电极之间串联有电阻R2和过孔V2，所述三极管Q3和三极管Q4的集电极之间串联有电阻R3和过孔V3，所述三极管Q1的基极通过控制线C1与外部控制电路连接，所述三极管Q2的基极通过控制线C2与外部控制电路连接，所述三极管Q3的基极通过控制线C3与外部控制电路连接，所述三极管Q4的基极通过控制线C4与外部控制电路连接，所述数据输入端2与三极管Q5的集电极相连，所述数据输出端4与三极管Q5的发射极相连，所述三极管Q5的基极通过控制线C5与外部控制电路连接。
[0012]所述时钟输入端1、数据输入端2、时钟输出端3和数据输出端4均为3.5mm SMA母头座子。
[0013]原理如下：1.I2C电路输入信号分别接入到时钟输入端1和数据输入端2。2.通过Q1、Q2、Q3、Q4导通或者关断来决定哪一路输出，其中Q1、Q2、Q3、Q4由控制线C1、控制线C2、控制线C3和控制线C4四路传输的控制信号来控制，当外部控制电路产生高电平信号时，能将Q1、Q2、Q3、Q4中某一个管子打开，就能将I2C Clock输出。3.三极管Q5由控制线C5传输的控制信号来控制，外部控制电路产生高电平信号时，能将I2C Data输出。
[0014]当使用该方案进行验证时，首先将I2C时钟信号输入到时钟输入端1，I2C数据信号输入到数据输入端2，此时将控制线C1和控制线C5通过外部控制电路上拉到高电平，即可将三极管Q1和三极管Q5打开，控制线C2、控制线C3和控制线C4通过外部控制电路下拉到低电平，将三极管Q2、三极管Q3、三极管Q4关断，此时I2C的时钟和数据总线没有受到任何干扰，直连过去输出，时钟线上没有回沟，为正常工作状态，再次操作，将控制线C2和控制线C5通过外部控制电路上拉到高电平，即可将三极管Q2和三极管Q5打开，控制线C1、控制线C3和控制线C4通过外部控制电路下拉到低电平，将三极管Q1、三极管Q3和三极管Q 4关断，此时I2C时钟线上就串入了电阻R1和过孔V1，就会在时钟上升沿产生回沟现象，此时观察I2C电路能否正常工作，如能正常工作，说明此时的时钟回沟对电路没有影响，那就再次操作，将控制线C3和控制线C5通过外部控制电路上拉到高电平，即可将三极管Q3和三极管Q5打开，控制线C1、控制线C2和控制线C4通过外部控制电路下拉到低电平，将三极管Q1、三极管Q2和三极管Q 4关断，此时I2C时钟线上就串入了电阻R1、电阻R2、过孔V1和过孔V2，此时观察I2C电路能否正常工作，如能正常工作，说明此时的时钟回沟对电路没有影响，如果不能工作，即说明此时I2C时钟回沟对电路产生影响，记录下此时串入的电阻R1、电阻R2、过孔V1和过孔V2等参数，从而得出时钟回沟对电路影响的具体参数，此测试方案操作简单，易于实现，方便操作。
[0015]最后应说明的是：以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同
替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术实施例技术方案的精神和范围。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种验证I2C总线时钟回沟容限的夹具，其特征在于：包括时钟输入端(1)、数据输入端(2)、时钟输出端(3)和数据输出端(4)，所述时钟输入端(1)分别与三极管Q1、三极管Q2、三极管Q3和三极管Q4的集电极相连，所述时钟输出端(3)分别与三极管Q1、三极管Q2、三极管Q3和三极管Q4的发射极相连，所述三极管Q1和三极管Q2的集电极之间串联有电阻R1和过孔V1，所述三极管Q2和三极管Q3的集电极之间串联有电阻R2和过孔V2，所述三极管Q3和三极管Q4的集电极之间串联有电阻R3和过孔V3，所述三极管Q1的基极通过控制线...

【专利技术属性】
技术研发人员：陈晨，朱梅，
申请(专利权)人：太仓市同维电子有限公司，
类型：新型
国别省市：