半导体装置和制造方法制造方法及图纸

本发明专利技术提供了一种半导体装置，包括：具有矩形形状的第一半导体基板；具有矩形形状的第二半导体基板，其中，所述第二半导体基板的面积小于所述第一半导体基板的面积，并且所述第二半导体基板的至少第一边缘的区域与所述第一半导体基板的至少第一边缘的区域平齐；和具有矩形形状的第三半导体基板，其中，所述第三半导体基板的面积小于所述第一半导体基板的面积，并且所述第三半导体基板的至少第一边缘的区域与所述第一半导体基板的至少第二边缘的区域平齐。的区域平齐。的区域平齐。

【技术实现步骤摘要】
半导体装置和制造方法
[0001]本申请是申请日为2016年2月22日、专利技术名称为“半导体装置和制造方法以及电子设备”的申请号为201680005481.2专利申请的分案申请。
[0002]相关申请的交叉参考
[0003]本申请要求享有于2015年3月5日提交的日本在先专利申请JP2015
‑
043553的权益，其全部内容以引用的方式并入本文。


[0004]本公开涉及一种半导体装置和制造方法以及电子设备，具体地，涉及一种使得可以容易地进行半导体芯片的接合的半导体装置和制造方法以及电子设备。

技术介绍

[0005]设计了一种使半导体芯片电连接的技术，其通过使用凸块的倒装芯片接合而允许连接部分具有多个引脚和较低的电容，并且与现有技术中使用引线接合的连接相比，提高了半导体芯片之间的数据交换速度(例如，参见PTL 1)。
[0006]作为该技术的应用，有一项通过倒装芯片接合将外围电路堆叠在表面型固态成像装置的光收集面侧的技术。在表面型固态成像装置的光收集面侧进行倒装芯片接合需要在光收集面上形成凸块。然而，称为片上透镜的光收集结构形成在光收集面上，并且形成这些片上透镜的有机物质等透镜材料堆叠在包括外围电路区域以及像素区域的整个光收集面上。因此，为了将凸块连接到形成于半导体基板上的凸块连接用电极焊盘，在透镜材料上形成了开口，并且在开口上形成凸块。
[0007]在这种情况下，开口的深度增大了透镜材料的厚度的量，这使得难以形成高精度的凸块。这不仅适用于固态成像装置，而且也适用于使用聚酰亚胺等树脂作为保护膜的元件。
[0008]如上所述，在其中在形成有凸块的区域中存在透镜材料的情况下，不能容易地进行半导体芯片的接合。
[0009]另一方面，存在一种其中通过使第一半导体芯片和第二半导体芯片制成彼此面对并且通过凸块彼此接合而堆叠的固态成像装置，其中，在第一半导体芯片中形成有光电转换元件和连接用电极等，在第二半导体芯片中形成有A/D转换电路、信号处理电路、逻辑运算电路等以及收集用电极。
[0010]用于相机等的固态成像装置的像素数通常为数百万到数千万，因此需要大量的连接用电极；连接用电极以几十微米的间距的高密度进行配置。
[0011]为了精确地连接以高密度配置的连接用电极，需要在第一半导体芯片和第二半导体芯片的每个上都配置对准标记，并且在基于对准标记进行精确对准的同时进行凸块接合。
[0012]凸块接合方法包括芯片上芯片接合(chip
‑
on
‑
chip bonding)方法(例如，参见PTL 2)和晶片上芯片接合(chip
‑
on
‑
wafer bonding)方法(例如，参见PTL 3)。芯片上芯片接合
方法是一种以半导体芯片为单位使半导体芯片接合的方法，该方法接合效率低并且不适于批量生产。
[0013]晶片上芯片接合方法是一种将多个第二半导体芯片接合到半导体晶片上的方法，其中，第一半导体芯片在半导体晶片上配置成矩阵形式。虽然这种方法与芯片上芯片接合方法相比提高了接合效率，但是在将第二半导体芯片逐个接合到半导体晶片上的情况下，每个半导体晶片接合所花费的时间与待接合的第二半导体芯片的数量成比例地延长。这不仅导致了生产量的下降，而且还延长了凸块接合所需的热处理的时间，进而增大了半导体晶片上的热负荷。
[0014]在将多个第二半导体芯片共同接合到半导体晶片上的情况下，虽然每个半导体晶片的接合次数减少了，并因而使得接合所花费的时间缩短了，但是需要提前通过镜面反转来使半导体芯片具有对称轴的设计限制(例如，见PTL 4和5)。然而，由于固态成像装置从投射于第一半导体芯片上的透镜图像获得图像信号，所以不能容易地改变如东、南、西、北等的物理配置。也就是说，很难施加如镜面反转等设计限制。因此，不能容易地进行半导体芯片的接合。
[0015][引用文献列表][0016][专利文献][0017]PTL 1：JP 2006
‑
49361A
[0018]PTL 2：JP 2011
‑
243612A
[0019]PTL 3：JP 2001
‑
196528A
[0020]PTL 4：JP 2001
‑
168383A
[0021]PTL 5：JP 2012
‑
503884T

技术实现思路

[0022][技术问题][0023]如上所述，半导体芯片的接合不能够容易地进行。
[0024]鉴于这种情况完成的本公开使得可以容易地进行半导体芯片的接合。
[0025][解决问题的方案][0026]根据本公开的第一实施方案，提供了一种半导体装置，包括：在第一半导体基板上的多个凸块；和在第一半导体基板上的所述多个凸块之外的区域中的透镜材料，其中，离所述透镜材料最近的凸块的离所述透镜材料最近的一侧与所述透镜材料的离所述凸块最近的一侧之间的距离大于离所述透镜材料最近的凸块的直径的两倍，以及其中，离所述透镜材料最近的凸块的离所述透镜材料最近的一侧与所述透镜材料的离所述凸块最近的一侧之间的距离大于所述凸块的最小间距。
[0027]本公开第一实施方案的电子设备对应于本公开第一实施方案的半导体装置。
[0028]根据本公开的第二实施方案，提供了一种半导体装置的制造方法，包括：在第一半导体基板上形成多个凸块，和在第一半导体基板上的所述多个凸块之外的区域中形成透镜材料，其中，离所述透镜材料最近的凸块的离所述透镜材料最近的一侧与所述透镜材料的离所述凸块最近的一侧之间的距离大于离所述透镜材料最近的凸块的直径的两倍，以及其中，离所述透镜材料最近的凸块的离所述透镜材料最近的一侧与所述透镜材料的离所述凸
块最近的一侧之间的距离大于所述凸块的最小间距。
[0029]根据本公开的第三实施方案，提供了一种半导体装置，包括：具有矩形形状的第一半导体基板；具有矩形形状的第二半导体基板，其中，第二半导体基板的面积小于第一半导体基板的面积，并且第二半导体基板的第一边缘的至少部分区域与第一半导体基板的第一边缘的至少部分区域平齐；和具有矩形形状的第三半导体基板。第三半导体基板的面积小于第一半导体基板的面积，并且第三半导体基板的第一边缘的至少部分区域与第一半导体基板的第二边缘的至少部分区域平齐。
[0030]本公开第三实施方案的电子设备对应于本公开第三实施方案的半导体装置。
[0031]在本公开的第三实施方案中，第一半导体基板包括像素阵列，第二半导体基板和第三半导体基板各自包括至少一个逻辑电路。第一半导体基板的第一边缘和第二半导体基板的第一边缘中的每个对应于形成堆叠的半导体装置的第一边缘的划线。第一半导体基板的第二边缘和第三半导体基板的第一边缘中的每个对应于形成堆叠的半导体装置的第二边缘的划线。
[0032]根据本公开的第四实施方案，提供了一种半导体装置的制造本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：具有矩形形状的第一半导体基板；具有矩形形状的第二半导体基板，其中，所述第二半导体基板的面积小于所述第一半导体基板的面积，并且所述第二半导体基板的至少第一边缘的区域与所述第一半导体基板的至少第一边缘的区域平齐；和具有矩形形状的第三半导体基板，其中，所述第三半导体基板的面积小于所述第一半导体基板的面积，并且所述第三半导体基板的至少第一边缘的区域与所述第一半导体基板的至少第二边缘的区域平齐。2.根据权利要求1所述的半导体装置，其中，所述第一半导体基板包括像素阵列。3.根据权利要求2所述的半导体装置，其中，所述第二半导体基板包括处理电路。4.根据权利要求3所述的半导体装置，其中，所述第一半导体基板还包括外围电路。5.根据权利要求1所述的半导体装置，其中所述第一半导体基板包括多个像素阵列，其中所述多个像素阵列中的第一个像素阵列与所述第二半导体基板的至少一部分相邻，并且其中所述多个像素阵列中的第二个像素阵列与所述第三半导体基板的至少一部分相邻。6.根据权利要求5所述的半导体装置，其中，所述第一半导体基板通过凸块与所述第二半导体基板和所述第三半导体基板连接。7.根据权利要求6所述的半导体装置，其中，所述第一半导体基板还包括多个电极。8.根据权利要求7所述的半导体装置，其中所述第二半导体基板包括与所述凸块中的至少第一个凸块连接的第一测试元件组图案，并且其中所述第三半导体基板包括与所述凸块中的至少第二个凸块连接的第二测试元件组图案。9.根据权利要求7所述的半导体装置，其中，所述多个电极形成在所述第二半导体基板的区域的外侧和所述第三半导体基板的区域的外侧的区域中。10.根据权利要求5所述的半导体装置，其中，所述第二半导体基板和所述第三半导体基板各自包括至少一个逻辑电路，其中，所述第一半导体基板的第一边缘和所述第二半导体基板的第一边缘中的每个对应于形成堆叠的所述半导体装置的第一边缘的划线，以及其中，所述第一半导体基板的第二边缘和所述第三半导体基板的第一边缘中的每个对应于形成堆叠的所述半导...

【专利技术属性】
技术研发人员：小木纯，藤曲润一郎，井上晋，藤原淳志，
申请(专利权)人：索尼公司，
类型：发明
国别省市：