电流比较型的时钟产生电路及芯片制造技术

本发明专利技术公开了一种电流比较型的时钟产生电路及芯片，时钟产生电路用于产生第一时长的高电平信号和第二时长的低电平信号，包括偏置电路以及触发器电路，偏置电路包括电阻以及在电阻两端形成第一电压差的第一MOS管组；触发器电路包括第一电容和第二电容以及在第一电容两端形成第二电压差的第二MOS管组和在第二电容两端形成第三电压差的第三MOS管组，第一电压差、第二电压差、第三电压差相等。本发明专利技术能够产生包括第一时长的高电平信号和第二时长的低电平信号的时钟信号，其中通过设置对应的MOS管使得第一时长和第二时长只和电阻的阻值及第一电容和第二电容的电容值有关，保证第一时长和第二时长保持不变，从而保证整个时钟周期不变。期不变。期不变。

【技术实现步骤摘要】
电流比较型的时钟产生电路及芯片


[0001]本专利技术属于电子
，具体涉及一种电流比较型的时钟产生电路及芯片。

技术介绍

[0002]时钟产生电路是一种常用功能模块，它的性能对整个芯片有很大影响。时钟产生电路的作用是产生一个周期稳定的方波输出，作为芯片其余部分的计时信号，要求产生的方波输出的频率尽可能稳定，不受电源电压及温度等等外界影响。时钟产生电路的精度决定了芯片中和时间相关参数的精度。
[0003]电流比较型时钟产生电路利用偏置电流作用于MOS(Metal
‑
Oxide
‑
Semiconductor，金氧半场效晶体管)管组，并通过MOS管组的特性交替输出时钟信号。但是输出的时钟信号的频率严重依赖于MOS管的阈值电压和偏置电流的精准程度。由于在大批量生产时MOS管的阈值电压很可能产生漂移，因此也会造成输出的时钟信号产生偏差。如果额外增加电流修调电路，则会增加电路面积以及带来更多繁琐的测试工序。

技术实现思路

[0004]本专利技术要解决的技术问题是为了克服现有技术中电流比较型时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电流比较型的时钟产生电路，所述时钟产生电路用于产生时钟信号，所述时钟信号包括第一时长的高电平信号和第二时长的低电平信号，其特征在于，所述时钟产生电路包括用于产生偏置电流的偏置电路以及用于交替产生所述高电平信号和所述低电平信号的触发器电路；所述偏置电路包括流过电流为所述偏置电流的电阻以及在所述电阻两端形成第一电压差的第一MOS管组；所述触发器电路包括以所述偏置电流为充电电流的第一电容和第二电容以及在所述第一电容两端形成第二电压差的第二MOS管组和在所述第二电容两端形成第三电压差的第三MOS管组；所述第一电压差、所述第二电压差和所述第三电压差相等。2.如权利要求1所述的电流比较型的时钟产生电路，其特征在于，所述第一MOS管组包括第七NMOS管和第八NMOS管，所述偏置电路还包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管；所述第二PMOS管的漏极引出作为所述触发器电路的第一输出端，所述第四PMOS管的漏极引出作为所述触发器电路的第二输出端；所述第二MOS管组包括第二NMOS管和第五NMOS管；所述第三MOS管组包括第四NMOS管和第六NMOS管；所述触发器电路还包括第一NMOS管和第三NMOS管；所述第八NMOS管的源极接地；所述第五PMOS管的漏极和所述第七NMOS管的漏极电连接；所述第六PMOS管的漏极和所述第八NMOS管的漏极电连接；所述第七NMOS管的栅极和所述第八NMOS管的栅极电连接；所述第七NMOS管的源极与所述电阻的一端电连接，所述电阻的另一端接地；所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管、所述第六PMOS管的栅极电连接；所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管、所述第六PMOS管的源极均接电源；所述第二PMOS管的漏极与所述第二NMOS管的漏极均电连接至所述第一输出端；所述第四PMOS管的漏极与所述第四NMOS管的漏极均电连接至所述第二输出端；所述第一PMOS管的漏极分别与所述第一NMOS管的漏极和所述第二NMOS管的栅极电连接；所述第一NMOS管的源极接地；所述第三PMOS管的漏极分别与所述第三NMOS管的漏极和所述第四NMOS管的栅极电连接；所述第三NMOS管的源极接地；所述第二NMOS管的栅极、所述第五NMOS管的漏极分别和所述第一电容的两端电连接，所述...

【专利技术属性】
技术研发人员：陆云，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：