一种加热治具及引线上芯片封装方法技术

本发明专利技术提出了一种加热治具，用于在引线上芯片封装过程中，对芯片上的第一焊点进行加热，所述芯片直接置于多个焊垫上，所述多个焊垫排成M行*N列，M和N分别为大于1的自然数，每个焊垫与相邻焊垫之间设有间距，其特征在于，所述加热治具包括(M

【技术实现步骤摘要】
一种加热治具及引线上芯片封装方法


[0001]本专利技术涉及半导体
，尤其是涉及一种引线上芯片(Chip on lead，COL)封装方法及加热治具。

技术介绍

[0002]方形扁平式封装(quad flat package，以下简称QFP)根据其中引脚架(leadframe)的引脚形状可以分成不同类型，例如，I类型(QFI)封装，J类型(QFJ)封装以及无引脚类型(QFN)封装。由于QFN封装结构具有相对较短的信号路径以及更快的信号传输速度，其已成为适用于高频(例如，射频频宽)传输芯片封装的一种普遍的封装结构选择。
[0003]请参见图1，图1是一种现有的QFN封装结构100的示意图。QFN封装结构100包含引脚架110，晶圆120和封胶130。引脚架110包括位于中间位置处的基岛111和位于四周位置的多个焊垫150。晶圆120通常位于引脚架110中间的基岛111上。且，晶圆120通过引线140电性连接至焊垫150。通常引线140与晶圆120焊接的点称为第一焊点，而将与焊垫150焊接的点称为第二焊点。在将引线140键合到焊垫150上时，会在引脚架110底部进行整体加热，然后通过基岛111以及焊垫150的热传递对第一焊点和第二焊点进行加热。
[0004]近年来，随着芯片集成度的提高和芯片加工成本的降低，芯片面积越来越小，导致带基岛的封装已经满足不了芯片的要求，所以业界开始出现COL打线封装。引线框管脚上芯片封装或引线上芯片封装，简写为COL封装，是将管芯通过非传导性环氧树脂而直接安装到引线框的管脚或引线指(lead finger)上。随后将产品丝线键合并塑封到标准封装配置中。COL封装技术具有如下的优点：在现有封装中引入更大尺寸的管芯；无需晶片冲压工艺；具有可比性的热性能；以及具有符合标准的产品。
[0005]常规的COL封装，为了可焊接性好，且可靠性更加容易通过，所以通常打Au线；随着Au线的成本不能满足cost低的要求，所以开始采用成本更低的Cu线进行封装，但是Cu线的作业性比较差，主要原因是：COL框架采用无基岛设计，芯片直接装片在引线管脚上，在实际键合过程中，容易导致芯片晃动，作业性差；另外Cu线键合技术，需要在芯片底部用加热载板对基岛/周围管脚加热，然后再热传递到芯片/管脚表面(180℃～240℃)，但对于COL封装来说，没有基岛，所以加热载板没法直接将热传导给芯片，从而导致第一焊点作业不良，主要是IMC(金属间化合物)不好，容易脱球。
[0006]因此有必要对现有的COL封装工艺进行改善，以克服现有技术中存在的问题。

技术实现思路

[0007]有鉴于此，本专利技术的目的在于提出一种加热治具，能够在引线上芯片封装过程中，对芯片进行加热，使得芯片上的第一焊垫能够均匀的受热且达到所需的温度，从而克服现有技术中第一焊点作业不良的缺陷。
[0008]根据本专利技术的目的提出的一种加热治具，用于在引线上芯片封装过程中，对芯片上的第一焊点进行加热，所述芯片直接置于多个焊垫上，所述多个焊垫排成M行*N列，M和N
分别为大于1的自然数，每个焊垫与相邻焊垫之间设有间距，所述加热治具包括(M
‑
1)行*(N
‑
1)列交叉连接的第一垫片，所述第一垫片的厚度不超过所述焊垫之间的间距，使得所述加热治具能够插入由M行*N列焊垫排列形成的阵列间隙中，并接触到所述芯片的底部，加热时，由一外部热源接触在所述加热治具和所述多个焊垫上，并将热量传导至所述芯片上，使芯片上的第一焊点达到所需温度。
[0009]优选的，所述第一垫片的高度与所述焊垫的最大高度一致，当所述加热治具插入后，所述加热治具与所述焊垫的底部齐平，使得所述外部热源可以同时接触到所述加热治具和所述多个焊垫上。
[0010]优选的，所述焊垫包括不同高度的焊垫区和引脚区，所述焊垫区的高度低于所述引脚区，所述加热治具还包括第二垫片，该第二垫片的高度使得第一垫片接触到芯片时，该第二垫片能够与所述焊垫区接触。
[0011]优选的，所述第二垫片的分布图形匹配于由M行*N列组成的焊垫阵列中，所述焊垫区与所述引脚区不重叠的区域。
[0012]优选的，所述第二垫片的分布图形满足填充到所述焊垫区与所述引脚区不重叠的区域，该第二垫片在底部区域连城一片，且该第二垫片与所述第一垫片共同形成所述加热治具的底面。
[0013]根据本专利技术的另一目的还提出了一种引线上芯片封装方法，包括：
[0014]S1、提供多个焊垫，所述多个焊垫排成M行*N列，M和N分别为大于1的自然数，每个焊垫与相邻焊垫之间设有间距；
[0015]S2、提供一芯片置于所述多个焊垫上，且至少与其中一部分焊垫接触，所述芯片上设有第一焊点；
[0016]S3、使用如上所述的加热治具，插入所述多个焊垫的空隙中，并接触到所述芯片的底部；
[0017]S4、对所述加热治具和所述多个焊垫进行加热，并将热量传导至所述芯片上，使芯片上的第一焊点达到所需温度。
[0018]优选的，所述加热治具插入所述多个焊垫的间隙之后，与所述多个焊垫的底面齐平，所述步骤S4中，由一外部热源接触在所述加热治具和所述多个焊垫上进行加热。
[0019]优选的，还包括引线键合步骤，在加热之后的第一焊点与对应焊垫上设置的第二焊点之间键合一引线。
[0020]优选的，还包括填充塑封胶，将引线键合之后的芯片和多个焊垫进行包覆，并露出所述多个焊垫的引脚区。
[0021]优选的，在所述填充塑封胶之前，所述加热治具从所述多个焊垫之间抽出，使所述塑封胶填充于所述多个焊垫之间的空间内，形成对所述芯片和多个焊垫的包覆，且露出所述多个焊垫的引脚。
[0022]与现有技术相比，本专利技术的技术效果在于：本专利技术通过加入加热治具，在进行引线键合能够将热量传导至芯片上的第一焊点上，使得第一焊点达到所需的温度，如此一来在进行引线键合时可以提高引线与第一焊点的结合强度，从而提高第一焊点上的作业质量，保证封装之后的器件的可靠性。
附图说明
[0023]图1是一种现有的QFN封装结构的示意图。
[0024]图2是引线上芯片封装下的器件结构示意图。
[0025]图3是本专利技术第一实施方式下的加热治具示意图。
[0026]图4是本专利技术第一实施方式下的加热治具对应的引线上芯片封装结构俯视图。
[0027]图5是本专利技术第二实施方式下的加热治具示意图。
[0028]图6是本专利技术第三实施方式下的加热治具示意图。
[0029]图7是本专利技术第四实施方式下的加热治具示意图。
[0030]图8是本专利技术引线上芯片封装方法的流程示意图。
具体实施方式
[0031]以下将结合附图所示的具体实施方式对本专利技术进行详细描述，但这些实施方式并不限制本专利技术，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本专利技术的保护范围内。
[0032]请参见图2，图2是引线上芯片封本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种加热治具，用于在引线上芯片封装过程中，对芯片上的第一焊点进行加热，所述芯片直接置于多个焊垫上，所述多个焊垫排成M行*N列，M和N分别为大于1的自然数，每个焊垫与相邻焊垫之间设有间距，其特征在于，所述加热治具包括(M
‑
1)行*(N
‑
1)列交叉连接的第一垫片，所述第一垫片的厚度不超过所述焊垫之间的间距，使得所述加热治具能够插入由M行*N列焊垫排列形成的阵列间隙中，并接触到所述芯片的底部，加热时，由一外部热源接触在所述加热治具和所述多个焊垫上，并将热量传导至所述芯片上，使芯片上的第一焊点达到所需温度。2.如权利要求1所述的加热治具，其特征在于：所述第一垫片的高度与所述焊垫的最大高度一致，当所述加热治具插入后，所述加热治具与所述焊垫的底部齐平，使得所述外部热源可以同时接触到所述加热治具和所述多个焊垫上。3.如权利要求1所述的加热治具，其特征在于：所述焊垫包括不同高度的焊垫区和引脚区，所述焊垫区的高度低于所述引脚区，所述加热治具还包括第二垫片，该第二垫片的高度使得第一垫片接触到芯片时，该第二垫片能够与所述焊垫区接触。4.如权利要求3所述的加热治具，其特征在于：所述第二垫片的分布图形匹配于由M行*N列组成的焊垫阵列中，所述焊垫区与所述引脚区不重叠的区域。5.如权利要求3所述的加热治具，其特征在于：所述第二垫片的分布图形满足填充到所述焊垫区与所述引脚区不重叠的区域，该第二垫片...

【专利技术属性】
技术研发人员：陈佳，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：