一种降低平均迭代次数的紧缩型LDPC-CC译码器设计方法技术

本发明专利技术公开了一种降低平均迭代次数的紧缩型LDPC

【技术实现步骤摘要】
一种降低平均迭代次数的紧缩型LDPC
‑
CC译码器设计方法


[0001]本专利技术涉及译码器，特别是涉及一种降低平均迭代次数的紧缩型LDPC
‑
CC译码器设计方法。

技术介绍

[0002]近年来，LDPC
‑
CC码由于其良好的纠错性能和接近Shannon极限的译码性能，开始被越来越多的学者所注意研究。LDPC
‑
CC由于其兼具了卷积码与LDPC码的特性，所以在某些方面具有其它码型无可比拟的优势，比如可以连续不断地进行译码的输出以及支持任意长度的编码等特性。在无线通信应用中，提升译码器的各项数据传输的指标一直是研究学者们的目标。
[0003]LDPC
‑
CC于1999年被和Zigangirov所提出，并给出其最初的流水线译码器的实现原理。随后基于流水线译码器的分层LDPC
‑
CC译码器和按需变量节点启动译码算法(OVA)被学者们提出，它们通过改变译码的规则提升了译码的可靠性；基于OVA译码算法的紧缩型流水线译码器，在没有引起译码性能本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低平均迭代次数的紧缩型LDPC
‑
CC译码器设计方法，其特征在于：包括以下步骤：S1.基于紧缩型流水线译码器结构为基础,构建LDPC
‑
CC译码器模型：初始译码模型为LDPC
‑
CC紧缩型流水线译码器模型，译码器由N个处理器组成，每个处理器的存储由J+1个FIFO构成，且相邻的处理器之间进行重叠一部分，设置相邻处理器之间的距离为m
s
+2；在每个处理器中，第一个FIFO用于存储接收到的信息位和校验位，其它J个FIFO存储由处理器计算出的中间临时数据；将LDPC
‑
CC由半无限的奇偶校验矩阵表示，变量节点对应奇偶校验矩阵的列，同时对应码字中的位，对列进行的处理过程为变量节点更新；校验节点对应矩阵的行，也就是校验方程，对应的更新过程为校验节点更新；在转置的半无限奇偶校验矩阵中，矩阵的行对应变量节点，列对应校验节点，相应的根据矩阵的行进行处理的过程叫做变量节点更新，对列的计算为校验节点更新；S2.初始化：首先将所有的FIFO的存储空间填充为∞，然后计算从信道接收到的消息：I(n)＝4Rr(n)E
b
/N0；其中：R为码率，r(n)为从信道接收到的值，E
b
/N0为信号的信噪比；S3.移位：将一个新的I(n0)信息移入第一个FIFO中，其它的FIFO填充0，同时整个译码器的FIFO内的信息向后移动一位；如果输入的数据对应的是校验节点，则进行下一步，否则重复此步骤；S4.设定停止规则：在每个处理器中加入一个计数器，然后在进行迭代更新前检查对应的奇偶检验方程是否满足，若方程满足，则计数器加一，否则置0；奇偶检验方程是否满足的判定步骤如下：首先在移位之后，找到每个处理器中需要处理的奇偶校验矩阵的列坐...

【专利技术属性】
技术研发人员：刘良喜，詹明，郝敏，邱明娟，
申请(专利权)人：西南大学，
类型：发明
国别省市：