用于对码字进行译码的方法及译码器技术

本发明专利技术公开了一种用于对低密度奇偶校验数据进行译码以对码字进行译码的方法，所述方法包括以下步骤：接收多个初始估测，所述初始估测代表来自多个变数节点的码字；发送所述初始估测至对应的多个校验节点；使用所述初始估测中所有的初始估测来计算多个后验机率值以及一外部信息，并且将所述后验机率值以及所述外部信息发送至所述变数节点；监测接收于所述校验节点的所述外部信息；当所述外部信息开始收敛时，针对所述初始估测启用一症状校验；以及当所述症状校验等于零时，提前终止译码程序，否则，继续执行下一次的迭代。本发明专利技术的有益之处在于，利用和

【技术实现步骤摘要】
用于对码字进行译码的方法及译码器
[0001]本申请是申请日为2016年12月26日、申请号为201611216448.2、专利技术创造名称为“用于对码字进行译码的方法及译码器”的中国专利技术申请的分案申请。


[0002]本专利技术涉及低密度奇偶校验(low-density parity check，LDPC)解码，尤其是涉及一种用于节省电力的低密度奇偶校验译码器和相关的译码方法。

技术介绍

[0003]低密度奇偶校验译码器使用具有奇偶位(parity bit)的线性错误校正码来进行译码，其中奇偶位会提供用于验证接收到的码字(codeword)的奇偶方程式给译码器。举例来说，低密度奇偶校验可为一具有固定长度的二进制代码，其中所有的符元(symbol)相加会等于零。
[0004]在编码过程中，所有的数据位会被重复执行并且被传送至对应的编码器，其中每个编码器会产生一奇偶符元(parity symbol)。码字是由k个信息位(information digit)以及r个校验位(check digit)所组成。如果码字总共有n位，则k＝n-r。上述码字可用一奇偶校验矩阵来表示，其中所述奇偶校验矩阵具有r列(表示方程式的数量)以及n行(表示位数)，如图1所示。这些码的所以被称为「低密度」是因为相较于奇偶校验矩阵中位0的数量而言，位1的数量相对的少。在解码过程中，每次的奇偶校验都可视为一奇偶校验码，并随后与其他奇偶校验码一起进行交互校验(cross-check)，其中译码会在校验节点(check node)进行，而交互校验会在变数节点(variable node)进行。
[0005]LDPC译码器支持三种模式：硬判定硬解码(hard decision hard decoding)、软判定硬解码(soft decision hard decoding)，以及软判定软解码(soft decision hard decoding)。图1是奇偶校验矩阵H(图1的上半部份)以及Tanner Graph(图1的下半部份)的示意图，其中Tanner Graph是另一种表示码字的方式，并且可用于解释当使用一位翻转(bit flipping)算法时，LDPC译码器的一些关于硬判定软解码的操作。
[0006]在Tunner Graph中，方形(C1～C4)所表示的校验节点(check node)代表奇偶位(parity bit)的数量，且圆形(V1～V7)所表示的变数节点(variable node)是一码字中位的数量。如果一特定方程式与码符元(code symbol)有关，则对应的校验节点与变数节点之间会以联机来表示。被估测的消息会沿着这些联机来传递，并且于节点上以不同的方式组合。一开始时，变数节点将发送一估测至所有联机上的校验节点，其中这些联机包括被认为是正确的位。接着，每个校验节点会依据对所有其他的连接的估测(connected estimate)来针对每一变数节点进行新的估测，并且将新的估测传回至变数节点。新的估测是基于：奇偶校验方程式迫使所有的变数节点连接至一特定校验节点，以使总和为零。
[0007]这些变数节点会接收新的信息以及使用一多数规则(majority rule)(也就是硬判定)，来判断所传送的原始位的值是否正确，若不正确，所述原始位会被翻转(flipped)。所述位接着会被传回至所述校验节点，且上述步骤会被迭代地执行一预定次数，直到符合
这些校验节点的奇偶校验方程式。若有符合这些奇偶校验方程式(也就是校验节点所计算的值符合接收自变数节点的值)，则可启用提前终止(early termination)，这会使得系统在最大迭代次数达到之前就结束译码程序。
[0008]所述奇偶校验限制是由进行一症状校验(syndrome check)来实施。一个有效的码字将会符合方程式：H.C
T
＝S＝0，其中H是奇偶矩阵、C是硬判定码字，且S是症状。当S等于零时，表示译码程序已完成，且不需要更进一步的信息。一般来说，硬判定以及症状校验会在迭代期间执行，其中一非零(non-zero)症状表示有奇性(odd parity)存在，并且需要再执行新的译码迭代。
[0009]如上所述，通常会对每一次迭代进行症状校验以进行提前终止(Early Termination)。由于在一开始的迭代中，一码字不太可能会通过奇偶校验，因此若对于每一次迭代都进行症状校验会浪费电源。反的，若能降低症状校验的频率，则能够达到省电的效果。

技术实现思路

[0010]本专利技术的一目的在于公开一种用于估测进行症状校验的最佳时间点的系统以及方法，并且利用所述系统以及方法来在一低密度奇偶校验(low-density parity check，LDPC)译码器中降低进行症状校验的频率。
[0011]本专利技术的一实施例公开了一种用于对低密度奇偶校验数据进行译码以译码一码字(codeword)的方法，所述方法包括以下步骤：接收多个初始估测(initial estimate)，所述初始估测代表来自多个变数节点(variable node)的码字；发送所述初始估测至对应的多个校验节点；使用所述初始估测中所有的初始估测来计算多个后验机率(a posteriori probability，APP)值以及一外部信息(extrinsic information)，并且将所述后验机率值以及所述外部信息发送至所述变数节点；监测接收于所述校验节点的所述外部信息；当所述外部信息开始收敛到同一正负号(sign)时，针对所述初始估测启用一症状校验(syndrome check)；以及当所述症状校验等于零时，提前终止(early termination)译码程序，否则，继续执行下一次的迭代。
[0012]本专利技术的一实施例公开了一种用于解码一码字的低密度奇偶校验译码器，包括一通道存储器、一减法器、一处理器、一加法器、低密度奇偶侦测电路、一提前终止电路以及一置换器。所述通道存储器是用于储存多个初始估测；所述减法器是耦接于所述通道存储器，并且用于产生一结果值以更新所述初始估测；所述处理器是耦接于所述减法器，并且用于产生多个后验机率(a posteriori probability，APP)值以及一外部信息(extrinsic information)；所述一加法器是耦接于所述处理器以及所述通道存储器，并且用于对所述后验机率值以及所述初始估测进行累加，以产生多个更新后初始估测；所述低密度奇偶侦测电路是耦接于所述加法器，并且用于侦测所述更新后初始估测；所述提前终止电路是耦接于所述低密度奇偶侦测电路，并且用于对所述更新后初始估测进行症状校验(syndrome check)，以及于所述更新后初始估测通过症状校验时结束译码程序，其中当针对所述更新后初始估测的症状校验等于零时，判定所述更新后初始估测为通过症状校验；所述置换器是耦接于所述低密度侦测电路以及所述提前终止电路之间，其中当所述低密度侦测电路判断所述外部信息收敛至同一正负号时，所述置换器发送所述更新后初始估测至所述提本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于对低密度奇偶校验数据进行译码以对码字进行译码的方法，其特征在于，包括以下步骤：接收多个初始估测，所述初始估测代表来自多个变数节点的码字；发送所述初始估测至对应的多个校验节点；使用所述初始估测中所有的初始估测来计算多个第一后验机率值以及一第一外部信息，并且将所述第一后验机率值以及所述第一外部信息发送至所述变数节点；对所述第一后验机率值以及所述初始估测进行累加，以产生多个更新后初始估测，并且发送所述更新后初始估测至对应的所述校验节点；监测所述校验节点所接收的所述更新后初始估测以及所述第一外部信息；当所述第一外部信息开始收敛到同一正负号时，针对所述更新后初始估测启用症状校验；以及当针对所述更新后初始估测的症状校验等于零时，判定所述更新后初始估测为通过症状校验，并且提前终止译码程序，否则，继续执行下一次的迭代。2.如权利要求1所述的方法，其特征在于，当所述第一外部信息并未开始收敛时，所述方法还包括以下步骤：使用所述更新后初始估测来计算多个第二后验机率值以及一第二外部信息，并且将所述第二后验机率值以及所述第二外部信息发送至所述变数节点。3.如权利要求2所述的方法，其特征在于，所述方法的所述步骤是迭代地执行一预定次数。4.如权利要求1所述的方法，其特征在于，所述译码程序采用和-积算法。5.一种用于解码一码字的低密度奇偶校验译码器，其特征在于，包括：一更新存储器，用于储存多个初始估测；一减法...

【专利技术属性】
技术研发人员：翁晟佑，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：