一种射频宽带匹配电路制造技术

本发明专利技术公开了一种射频宽带匹配电路，该匹配电路包括输入匹配电路和输出匹配电路两种匹配方式。其中，输入匹配电路由双节λ/4阶梯阻抗变换器和输入阻抗虚部抵消电路组成；输出匹配电路由三节λ/4阶梯阻抗变换器和输出阻抗虚部抵消电路组成。输入匹配电路利用中心频率为2.5GHz双节λ/4阶梯阻抗变换器，实现宽带实阻抗到输入目标阻抗50Ω的匹配。输入阻抗虚部抵消电路采用LC型匹配网络1、LC型匹配网络2、LC并联组合1和LC串联组合来抵消输入阻抗虚部。同样，输出匹配电路利用中心频率为2.5GHz三节λ/4阶梯阻抗变换器，实现宽带实阻抗到输出目标阻抗50Ω的匹配。输出阻抗虚部抵消电路采用LC型匹配网络3、LC并联组合2和电感来抵消输出阻抗虚部。输出阻抗虚部。

【技术实现步骤摘要】
一种射频宽带匹配电路


[0001]本专利技术涉及一种射频宽带阻抗匹配电路，尤其是涉及一种宽频带的低噪声放大器匹配电路。

技术介绍

[0002]阻抗匹配电路是设计功率放大器过程中重要的组成部分，不合理的阻抗匹配会导致电路中噪声干扰、频率响应变差，回波损耗也较大，也不能实现最大功率的传输。因此，宽带匹配网络是射频功率放大器设计的关键。然而，它们的功能并不仅限于实现理想功率传输而在有源和负载之间的阻抗匹配。宽带匹配的作用是实现通频带内最佳功率的传递，降低电压驻波比，降低回波损耗。为了实现上述匹配，通常的做法是在有源和负载之间插入一个无源网络，使得负载阻抗与源阻抗相匹配，实现最大功率的传输。其中，宽带匹配的方法一般有π型网络，L型网络，T型网络。本文通过采用连接到地LC型匹配网络、LC并联组合、LC串联组合来抵消输入输出阻抗虚部，并利用具有宽带性能的多节λ/4阶梯阻抗变换器实现实阻抗到目标阻抗50Ω的匹配电路设计，从而实现宽带低噪声匹配电路的设计。

技术实现思路

[0003]本专利技术所要解决的技术问题是提供一种在中心频率为2.5GHz，带宽为1GHz，工作频率为2.0GHz～3.0GHz频率范围内，输入匹配电路采用双节λ/4阶梯阻抗变换器来匹配，实现输入阻抗50Ω的匹配。输入阻抗虚部抵消电路能够抵消激励端与低噪声放大器之间输入阻抗虚部。输出匹配电路采用三节λ/4阶梯阻抗变换器来匹配，实现输出阻抗50Ω的匹配。输出阻抗虚部抵消电路能够抵消负载端与低噪声放大器之间输出阻抗虚部。该匹配电路实现了功率增益大于17dB，输入输出驻波比小于1.3，输入输出反射系数小于
‑
19dB，输入输出阻抗为50Ω的宽带阻抗匹配电路。
[0004]本专利技术解决上述技术问题所采用的技术方案为：本专利技术所设计的射频宽带匹配电路包括激励端与低噪声放大器之间的输入匹配电路，低噪声放大器与负载端之间的输出匹配电路。其中，输入匹配电路由双节λ/4阶梯阻抗变换器和输入阻抗虚部抵消电路组成；输出匹配电路由三节λ/4阶梯阻抗变换器和输出阻抗虚部抵消电路组成。输入匹配电路利用中心频率为2.5GHz，带宽为1GHz的双节λ/4阶梯阻抗变换器，实现宽带实阻抗到输入目标阻抗50Ω的匹配。输入阻抗虚部抵消电路采用LC型匹配网络1、LC型匹配网络2、LC并联组合1和LC串联组合来抵消输入阻抗虚部。同样，输出匹配电路利用中心频率为2.5GHz，带宽为1GHz的三节λ/4阶梯阻抗变换器，实现宽带实阻抗到输出目标阻抗50Ω的匹配。输出阻抗虚部抵消电路采用LC型匹配网络3、LC并联组合2和电感来抵消输出阻抗虚部。
[0005]本专利技术在电路中所用到的多节λ/4阶梯阻抗变换器的介质材料均为FR4，其介质材料厚度为1.55mm，其介电常数为4.5，正切损耗值为0.015。
[0006]激励端与低噪声放大器之间的输入匹配电路由双节λ/4阶梯阻抗变换器和输入阻抗虚部抵消电路组成。输入匹配电路利用中心频率为2.5GHz，带宽为1GHz的双节λ/4阶梯阻
抗变换器，实现宽带实阻抗到输入目标阻抗50Ω的匹配。输入阻抗虚部抵消电路采用LC型匹配网络1、LC型匹配网络2、LC并联组合1和LC串联组合来抵消输入阻抗虚部。根据串联将会使Smith圆图上的相应阻抗点沿等电阻圆移动，并联将会使Smith圆图上的相应导纳点沿等电导圆移动，如果连接的是电感，则参量点将向Smith圆图的上半圆移动，如果连接的是电容，则参量点将向Smith圆图的下半圆移动，可以判断是需要插入一个电感还是一个电容，并且还可以给出电容或电感的值。输入阻抗虚部抵消电路的电抗元件值是由ADS的tuning工具得到，避免了复杂的计算过程。另外，根据公式两节λ/4阶梯阻抗变换器的第一节λ/4变换器的特性阻抗为：n＝0，第二节λ/4变换器的特性阻抗为：n＝1，器的特性阻抗为：n＝1，根据每节λ/4变换器的特性阻抗，利用LineCalc可计算每节λ/4变换器的特性阻抗宽度，从而使传输线特性阻抗呈阶梯变化。
[0007]负载端与低噪声放大器之间的输出匹配电路由三节λ/4阶梯阻抗变换器和输出阻抗虚部抵消电路组成。输出匹配电路利用中心频率为2.5GHz，带宽为1GHz的三节λ/4阶梯阻抗变换器，实现宽带实阻抗到输出目标阻抗50Ω的匹配。输出阻抗虚部抵消电路采用LC型匹配网络3、LC并联组合2和电感来抵消输出阻抗虚部。输出阻抗虚部抵消电路的电抗元件值是由ADS的turning工具得到，避免了复杂的计算过程。根据公式第一节λ/4变换器的特性阻抗为：n＝0，第二节λ/4变换器的特性阻抗为：n＝1，第三节λ/4变换器的特性阻抗为：n＝2，根据每节λ/4变换器的特性阻抗，利用LineCalc可计算每节λ/4变换器的特性阻抗宽度，从而使传输线特性阻抗呈阶梯变化。
附图说明
[0008]图1是本专利技术的总体框图。
[0009]图2是本专利技术的输入匹配电路框图。
[0010]图3是本专利技术的输出匹配电路框图。
[0011]图4是本专利技术的输入阻抗虚部抵消电路框图。
[0012]图5是本专利技术的输出阻抗虚部抵消电路框图。
[0013]图6是本专利技术的总体电路图。
[0014]图7是本专利技术的输入阻抗虚部抵消电路图。
[0015]图8是本专利技术的输出阻抗虚部抵消电路图。
[0016]图9是本专利技术的3种组合方式电路图。
[0017]图10是低噪声放大器的输入输出阻抗随频率变化的曲线及数据图。
[0018]图11是低噪声放大器的输入输出反射系数随频率变化的曲线及数据图。
[0019]图12是低噪声放大器的输入输出驻波比随频率变化的曲线及数据图。
[0020]图13是低噪声放大器的噪声系数随频率变化的曲线及数据图。
[0021]图14是低噪声放大器的稳定系数随频率变化的曲线及数据图。
[0022]图15是低噪声放大器的功率增益随频率变化的曲线及数据图。
[0023]图16是本专利技术输入输出阻抗虚部抵消后随频率变化的曲线及数据图。
[0024]图17是本专利技术的输入输出阻抗随频率变化的曲线及数据图。
[0025]图18是本专利技术的输入输出反射系数随频率变化的曲线及数据图。
[0026]图19是本专利技术的输入输出驻波比随频率变化的曲线及数据图。
[0027]图20是本专利技术的噪声系数随频率变化的曲线及数据图。
[0028]图21是本专利技术的稳定系数随频率变化的曲线及数据图。
[0029]图22是本专利技术的功率增益随频率变化的曲线及数据图。
具体实施方式
[0030]在图1中，一种射频宽带匹配电路，总体电路包括输入匹配电路和输出匹配电路两种匹配方式。输入匹配电路输入端与激励端相连接，输入匹配电路输出端和低噪声放大器输入端相连接，低噪声放大器的输出端与输出匹配电路输入端相连接，输出匹配电路输出端和负载端相连接。在图2中，输入匹配电路由双节λ/4阶梯阻抗变换器和输入阻抗虚部抵消电路组成。由于考虑到本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频宽带匹配电路，其特征在与：输入匹配电路采用多节λ/4阶梯阻抗变换器来匹配输入实阻抗。其中，考虑到匹配电路体积不易过大，最终多节λ/4阶梯阻抗变换器采用双节λ/4阶梯阻抗变换器，实现输入阻抗50Ω的匹配。2.一种射频宽带匹配电路，其特征在与：输入阻抗虚部抵消电路采用LC型匹配网络1、LC型匹配网络2、LC并联组合1和LC串联组合来抵消输入阻抗虚部。其中，LC匹配网络1和LC型匹配网络2均为一个低通滤波器，滤除了带外的低频信号，减少了带外频率引起的干扰。另外，LC串联组合并联插入阻抗匹配网络中，可以增大带宽，串联LC的阻抗表达式：式中表明当频率低时，LC串联电路表现为电容性，频率升高时，LC串联电路表现为电感性。3...

【专利技术属性】
技术研发人员：赛景波，陈蕊蕊，姚成龙，
申请(专利权)人：北京工业大学，
类型：发明
国别省市：