【技术实现步骤摘要】
堆叠存储器件和包括堆叠存储器件的存储器系统
[0001]相关申请的交叉引用
[0002]本申请要求于2019年10月11日提交的韩国专利申请第10-2019-0126120号的优先权，其整体内容通过引用合并于此。
[0003]本公开内容的各实施方式涉及半导体装置，更具体地，涉及堆叠存储器件和包括该堆叠存储器件的存储器系统。
技术介绍
[0004]为了满足半导体装置的小型化和安装可靠性的需求，用于多个半导体芯片的封装技术已被持续开发。特别地，随着半导体存储器技术的迅速发展，对于半导体存储器芯片的封装技术逐渐需要高集成度和高性能。因此，越过其中使用导线和凸点将半导体存储器芯片二维地设置在印刷电路板(PCB)上的二维结构，正在开发涉及其中多个半导体存储器芯片垂直堆叠的三维结构的多种技术。
[0005]随着具有三维结构的堆叠存储器件被集成和小型化，提供给用于与系统通信的信号传输端口的焊盘的尺寸也在减小。例如，诸如微凸点的较小的焊盘的使用已经使得难于通过使用测试设备的引脚对焊盘进行直接测试。
[0006...
【技术保护点】
【技术特征摘要】
1.一种存储器件，包括：数据焊盘以及第一数据选通焊盘和第二数据选通焊盘；数据选通信号生成电路，适于：在测试读取操作期间，生成读取数据选通信号、向所述第一数据选通焊盘输出所述读取数据选通信号、以及基于所述读取数据选通信号而生成内部数据选通信号；输入电路，适于：在所述测试读取操作期间，反馈和接收输出到所述数据焊盘的数据；对准电路，适于基于所述内部数据选通信号而将所述输入电路接收到的数据对准；以及测试寄存器电路，适于对通过所述对准电路对准的数据执行预设操作以及存储通过所述预设操作获得的数据，其中，在所述测试读取操作期间，所述测试寄存器电路将存储的数据输出到读取路径。2.如权利要求1所述的存储器件，其中，在常规操作期间，所述数据选通信号生成电路基于输入到所述第二数据选通焊盘的写入数据选通信号而生成所述内部数据选通信号。3.如权利要求1所述的存储器件，其中，所述数据选通信号生成电路：在所述测试读取操作期间响应于读取命令的输入时间点而生成所述读取数据选通信号，而在所述常规操作期间响应于所述读取命令的输入时间点和比所述输入时间点早预定时间的时间点和晚预定时间的时间点而生成所述读取数据选通信号。4.如权利要求1所述的存储器件，其中，所述测试寄存器电路包括：多输入签名寄存器，适于对输入数据执行所述预设操作以及存储通过所述预设操作获得的数据，其中，所述测试寄存器电路将存储的数据输出到测试焊盘。5.如权利要求4所述的存储器件，还包括：基底芯片，所述数据焊盘、所述第一数据选通焊盘和所述第二数据选通焊盘以及所述测试焊盘设置在所述基底芯片中；以及核心芯片，其堆叠在所述基底芯片上并且经由通过垂直穿过所述核心芯片的内部而形成的穿通电极电连接到所述基底芯片。6.一种堆叠存储器件，包括：核心芯片；以及基底芯片，其中，所述基底芯片包括：读取控制块，适于将从所述核心芯片接收到的数据输出到数据焊盘；测试寄存器电路，适于在测试读取操作期间将存储的数据输出到所述读取控制块；以及写入控制块，适于：在所述测试读取操作期间，反馈从所述读取控制块输出到所述数据焊盘的数据、以及将反馈的数据传送到所述测试寄存器电路。7.如权利要求6所述的堆叠存储器件，还包括：数据选通信号生成电路，适于：在所述测试读取操作期间，生成读取数据选通信号、向数据选通焊盘输出所述读取数据选通信号、以及基于所述读取数据选通信号而生成内部数据选通信号。
8.如权利要求7所述的堆叠存储器件，其中，所述写入控制块包括：输入电路，适于接收通过所述数据焊盘输入的数据；以及对准电路，适于基于所述内部数据选通信号而将所述输入电路接收到的数据对准，其中，所述输入电路响应于测试模式信号被激活以及将输出到所述数据焊盘的数据反馈到所述对准电路。9.如权利要求6所述的堆叠存储器件，其中，所述测试寄存器电路包括：多输入签名寄存器，适于对输入数据执行预设操作以及存储通过所述预设操作获得的数据，其中，所述测试寄存器电路将存储的数据输出到测试焊盘。10.如权利要求9所述的堆叠存储器件，其中，所述数据焊盘包括微凸焊盘以及所述测试焊盘包括直接访问焊盘。11.一种堆叠存储器件，包括：核心芯片；以及基底芯片，其中，所述基底芯片包括：读取控制块，适于将从所述核心芯片接收到的数据输出到数据焊盘；数据选通信号生成电路，适于：在测试读取操作期间，生成读取数据选通信号以及基于所述读取数据选通信号生成内部数据选...
【专利技术属性】
技术研发人员：朴怜浚，丘泳埈，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。