芯片的扫频装置、方法和电子设备制造方法及图纸

本申请实施例公开了一种芯片的扫频装置、方法和电子设备，能够提高芯片的工作频率和算力。该芯片的扫频装置包括：N组芯片，设置于电路板上，其中，该N组芯片中的每组芯片包括至少一个芯片，N为大于1的正整数；控制器，连接于该N组芯片，用于依次对该N组芯片进行扫频测试，并确定该N组芯片中每组芯片的工作频率。并确定该N组芯片中每组芯片的工作频率。并确定该N组芯片中每组芯片的工作频率。

【技术实现步骤摘要】
芯片的扫频装置、方法和电子设备


[0001]本申请涉及芯片
，并且更为具体地，涉及一种芯片的扫频装置、方法和电子设备。

技术介绍

[0002]随着信息技术的发展，在人工智能(Artificial Intelligence，AI)、数字凭证处理等领域中，对进行数据运算处理的芯片的算力要求不断快速提升。
[0003]目前，在一些数据处理专用的装置中，处理器采用多个芯片进行计算，以提高数据处理的速度。一般情况下，对多个芯片进行扫频确定其统一的工作频率。若多个芯片中的某个芯片性能较差时，其带来的木桶效应会造成其它多个芯片的工作频率偏低，影响其它多个芯片的算力，从而影响装置的系统性能。
[0004]因此，如何解决在扫频过程中由于性能较差的芯片带来的木桶效应，提高多个芯片的工作频率和算力，是一项亟待解决的问题。

技术实现思路

[0005]本申请实施例提供了一种芯片的扫频装置、方法和电子设备，能够提高芯片的工作频率和算力。
[0006]第一方面，提供一种芯片的扫频装置，包括：N组芯片，设置于电路板上，其中，该N组本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片的扫频装置，其特征在于，包括：N组芯片，设置于电路板上，其中，所述N组芯片中的每组芯片包括至少一个芯片，N为大于1的正整数；控制器，连接于所述N组芯片，用于依次对所述N组芯片进行扫频测试，并确定所述N组芯片中每组芯片的工作频率。2.根据权利要求1所述的扫频装置，其特征在于，所述N组芯片的数据线串联，所述电路板包括M个电压域，M为大于1的正整数，所述至少一个芯片位于所述M个电压域。3.根据权利要求2所述的扫频装置，其特征在于，所述N组芯片中的每组芯片包括M个芯片，所述M个芯片分别位于所述M个电压域。4.根据权利要求3所述的扫频装置，其特征在于，所述N组芯片在所述电路板上呈N列排列，所述M个电压域上的芯片在所述电路板上呈M行排列。5.根据权利要求2-4中任一项所述的扫频装置，其特征在于，位于所述电路板上同一个电压域的芯片不同时进行扫频测试。6.根据权利要求1-5中任一项所述的扫频装置，其特征在于，所述控制器用于：从所述N组芯片中的第a组芯片开始，按照位置顺序依次对所述N组芯片进行扫频测试，其中，1≤a≤N，且a为正整数。7.根据权利要求1-6中任一项所述的扫频装置，其特征在于，所述控制器用于：对于所述N组芯片中的第k组芯片，其中，1≤k≤N，且k为正整数，将所述第k组芯片的测试频率设置为X个测试频率中的第i个测试频率，并对所述第k组芯片发送测试数据，其中，所述X个测试频率依次递增，X为大于1的正整数，2≤i≤X，且i为正整数；获取并判断所述第k组芯片中每个芯片的随机数的数量是否在第一阈值范围内，以确定所述第k组芯片的工作频率，其中，所述随机数为所述第k组芯片中每个芯片接收测试数据后生成的数据。8.根据权利要求7所述的扫频装置，其特征在于，所述控制器用于：判断所述第k组芯片中每个芯片的随机数的数量均在第一阈值范围内，且i+1≤X时，采用所述X个测试频率中的第i+1个测试频率对所述第k组芯片进行扫频测试；判断所述第k组芯片中每个芯片的随机数的数量均在第一阈值范围内，且i+1＞X时，确定所述第k组芯片的工作频率为所述X个测试频率中的第X个测试频率；判断所述第k组芯片中至少一个芯片的随机数的数量在第一阈值范围外时，确定所述第k组芯片的工作频率为所述X个测试频率中的第i-1个测试频率。9.根据权利要求7或8所述的扫频装置，其特征在于，所述控制器还用于：将所述N组芯片中除所述第k组芯片外其它组芯片的测试频率设置为所述X个测试频率中的第一个测试频率。10.根据权利要求1-6中任一项所述的扫频装置，其特征在于，所述控制器用于：对于所述N组芯片中的第k组芯片，其中，1≤k≤N，且k为正整数，将所述第k组芯片的测试频率设置为Y个测试频率中的第j个测试频率，并对所述第k组芯片发送测试数据，其中，所述Y个测试频率依次递减，Y为大于1的正整数，2≤j≤Y，j为正整数；获取并判断所述第k组芯片中每个芯片的随机数的数量是否在第一阈值范围内，以确定所述第k组芯片的工作频率，其中，所述随机数为所述第k组芯片中每个芯片接收测试数
据后生成的数据。11.根据权利要求10所述的扫频装置，其特征在于，所述控制器用于：判断所述第k组芯片中至少一个芯片的随机数的数量在第一阈值范围外，且j+1＜Y时，采用所述Y个测试频率中的第j+1个测试频率对所述第k组芯片进行扫频测试；判断所述第k组芯片中至少一个芯片的随机数的数量在第一阈值范围外，且j+1＝Y时，确定所述第k组芯片的工作频率为所述Y个测试频率中的第Y个测试频率；判断所述第k组芯片中每个芯片的随机数的数量均在第一阈值范围内时，确定所述第k组芯片的工作频率为所述Y个测试频率中的第j个测试频率。12.根据权利要求10或11所述的扫频装置，其特征在于，所述控制器还用于：将所述N组芯片中除所述第k组芯片外其它组芯片的测试频率设置为所述Y个测试频率中的第Y个测试频率。13.根据权利要求1-6中任一项所述的扫频装置，其特征在于，所述控制器用于：对于所述N组芯片中的第k组芯片，其中，1≤k≤N，且k为正整数，将所述第k组芯片的测试频率设置为Z个测试频率中的第w个测试频率，并对所述第k组芯片发送测试数据，其中，所述Z个测试频率依次递增或依次递减，Z为大于1的正整数，2≤w≤Z，且w为正整数；获取并判断所述第k组芯片中所有芯片的随机数的数量总和是否在第二阈值范围内，以确定所述第k组芯片的工作频率，其中，所述随机数为所述第k组芯片中每个芯片接收测试数据后生成的数据。14.根据权利要求1-13中任一项所述的扫频装置，其特征在于，所述扫频装置还包括：存储器，用于存储所述N组芯片中每组芯片的工作频率。15.一种芯片的扫频方法，其特征在于，包括：依次对电路板上的N组芯片进行扫频测试，其中，所述N组芯片中的每组芯片包括至少一个芯片，N为大于1的正整数；确定所述N组芯片中每组芯片的工作频率。16.根据权利要求15所述的扫频方法，其特征在于，所述N组芯片的数据线串联，所述电路板包括M个电压域，M为大于1的正整数，所述至少一个芯片位于所述M个电压域。17.根据权利要求16所述的扫频方法，其特征在于，所述N组芯片中的每组芯片的数量相等，均包括M个芯片，所述M个芯片分别位于所述M个电压域。18.根据权利要求17所述的扫频方法，其特征在于，所述N组芯片在所述电路板上呈N列排列，所述M个电压域上的芯片在所述电路板上呈M行排列。19.根据权利要求16-18中任一项所述的扫频方法，其特征在于，位于所述电路板上同一个电压域的芯片不同时进行扫频测试。20.根据权利要求15-19中任一项所述的扫频方法，其特征在于，所述依次对N组芯片进行扫频测试，包括：从所述N组芯片中的第a组芯片开始，按照位置顺序依次对所述N组芯片进行扫频测试，其中，1≤a≤N，且a为正整数。21.根据权利要求15-20中任一项所述的扫频方法，其特征在于，所述依次对N组芯片进行扫频测试，包括：对于所述N组芯片中的第k组芯片，其中，1≤k≤N，且k为正整数，将所述第k组芯片的测
试频率设...

【专利技术属性】
技术研发人员：严献平，杨鑫，
申请(专利权)人：北京比特大陆科技有限公司，
类型：发明
国别省市：