移位寄存器单元及驱动方法、栅极驱动电路和显示装置制造方法及图纸

一种移位寄存器单元(10)、栅极驱动电路(20)、显示装置(1)及驱动方法。移位寄存器单元(10)包括输入电路(110)、第一控制电路(120)、消隐控制电路(130)、第一输出电路(141)和第二输出电路(142)。输入电路(110)配置为响应于输入信号对第一节点(Q1)的电平进行控制；第一控制电路(120)配置为响应于输入信号以及第一节点(Q1)的电平，对第二节点(Q2)的电平进行控制；消隐控制电路(130)配置为对第一节点(Q1)的电平和第二节点(Q2)的电平进行控制；第一输出电路(141)配置为在第一节点(Q1)的电平的控制下，在第一输出端(OUT1)输出第一输出信号；第二输出电路(142)配置为在第二节点(Q2)的电平的控制下，在第二输出端(GOUT2)输出第二输出信号。该移位寄存器单元(10)可以节省晶体管和电容的数目，从而使得采用该移位寄存器单元(10)的显示装置(1)可以减小边框尺寸。

【技术实现步骤摘要】
【国外来华专利技术】移位寄存器单元及驱动方法、栅极驱动电路和显示装置
本公开的实施例涉及一种移位寄存器单元及驱动方法、栅极驱动电路和显示装置。
技术介绍
在显示
，例如液晶显示面板或有机发光二极管(OrganicLightEmittingDiode,OLED)显示面板的像素阵列通常包括多行栅线和与该多行栅线交错的多列数据线。对栅线的驱动可以通过栅极驱动电路实现。栅极驱动电路通常集成在栅极驱动芯片(GateIC)中。
技术实现思路
本公开至少一实施例提供一种移位寄存器单元，包括输入电路、第一控制电路、消隐控制电路、第一输出电路和第二输出电路。所述输入电路与输入端连接，且配置为响应于所述输入端输入的输入信号对第一节点的电平进行控制；所述第一控制电路与所述输入端、所述第一节点和第二节点连接，且配置为响应于所述输入端输入的所述输入信号以及所述第一节点的电平，对所述第二节点的电平进行控制；所述消隐控制电路与所述第一节点和所述第二节点连接，且配置为在选择控制信号、第一时钟信号和所述第一节点的电平的控制下，对所述第一节点的电平和所述第二节点的电平进行控制；所述第一输出本文档来自技高网...

【技术保护点】
一种移位寄存器单元，包括输入电路、第一控制电路、消隐控制电路、第一输出电路和第二输出电路；其中，/n所述输入电路与输入端连接，且配置为响应于所述输入端输入的输入信号对第一节点的电平进行控制；/n所述第一控制电路与所述输入端、所述第一节点和第二节点连接，且配置为响应于所述输入端输入的所述输入信号以及所述第一节点的电平，对所述第二节点的电平进行控制；/n所述消隐控制电路与所述第一节点和所述第二节点连接，且配置为在选择控制信号、第一时钟信号和所述第一节点的电平的控制下，对所述第一节点的电平和所述第二节点的电平进行控制；/n所述第一输出电路包括第一输出端，且所述第一输出电路配置为在所述第一节点的电平的...

【技术特征摘要】
【国外来华专利技术】一种移位寄存器单元，包括输入电路、第一控制电路、消隐控制电路、第一输出电路和第二输出电路；其中，
所述输入电路与输入端连接，且配置为响应于所述输入端输入的输入信号对第一节点的电平进行控制；
所述第一控制电路与所述输入端、所述第一节点和第二节点连接，且配置为响应于所述输入端输入的所述输入信号以及所述第一节点的电平，对所述第二节点的电平进行控制；
所述消隐控制电路与所述第一节点和所述第二节点连接，且配置为在选择控制信号、第一时钟信号和所述第一节点的电平的控制下，对所述第一节点的电平和所述第二节点的电平进行控制；
所述第一输出电路包括第一输出端，且所述第一输出电路配置为在所述第一节点的电平的控制下，在所述第一输出端输出第一输出信号；
所述第二输出电路包括第二输出端，且所述第二输出电路配置为在所述第二节点的电平的控制下，在所述第二输出端输出第二输出信号。


根据权利要求1所述的移位寄存器单元，其中，所述消隐控制电路包括第一控制子电路、第二控制子电路和第三控制子电路；其中，
所述第一控制子电路与所述第一节点和第一消隐节点连接，且配置为在所述选择控制信号和所述第一节点的电平的控制下，对所述第一消隐节点的电平进行控制；
所述第二控制子电路与所述第一消隐节点和第二消隐节点连接，且配置为在所述第一消隐节点的电平的控制下，对所述第二消隐节点的电平进行控制；
所述第三控制子电路与所述第二消隐节点、所述第一节点和所述第二节点连接，且配置为在所述第一时钟信号的控制下，对所述第一节点和所述第二节点的电平进行控制。


根据权利要求2所述的移位寄存器单元，其中，所述第一控制子电路包括第一晶体管和第一电容，所述第二控制子电路包括第二晶体管，所述第三控制子电路包括第三晶体管和第四晶体管；其中，
所述第一晶体管的栅极和选择控制端连接以接收所述选择控制信号，所述第一晶体管的第一极和所述第一节点连接，所述第一晶体管的第二极和所述第一消隐节点连接；
所述第一电容的第一极和所述第一消隐节点连接，所述第一电容的第二极和第一电压端连接以接收第一电压；
所述第二晶体管的栅极和所述第一消隐节点连接，所述第二晶体管的第一极和第一时钟信号端连接以接收所述第一时钟信号，所述第二晶体管的第二极和所述第二消隐节点连接；
所述第三晶体管的栅极和所述第一时钟信号端连接以接收所述第一时钟信号，所述第三晶体管的第一极和所述第二消隐节点连接，所述第三晶体管的第二极和所述第一节点连接；
所述第四晶体管的栅极和所述第一时钟信号端连接以接收所述第一时钟信号，所述第四晶体管的第一极和所述第二消隐节点连接，所述第四晶体管的第二极和所述第二节点连接。


根据权利要求1-3任一所述的移位寄存器单元，其中，所述第一输出端包括移位输出端和至少一个扫描信号输出端。


根据权利要求4所述的移位寄存器单元，其中，在所述第一输出端包括移位输出端和一个扫描信号输出端的情形下，所述第一输出电路包括第五晶体管、第六晶体管和第二电容；其中，
所述第五晶体管的栅极和所述第一节点连接，所述第五晶体管的第一极和第二时钟信号端连接以接收第二时钟信号并作为所述第一输出信号，所述第五晶体管的第二极和所述移位输出端连接；
所述第六晶体管的栅极和所述第一节点连接，所述第六晶体管的第一极和第三时钟信号端连接以接收第三时钟信号并作为所述第一输出信号，所述第六晶体管的第二极和所述扫描信号输出端连接；
所述第二电容的第一极和所述第一节点连接，所述第二电容的第二极和所述第五晶体管或所述第六晶体管的第二极连接；
其中，所述第二时钟信号和所述第三时钟信号在显示时段的时序相同。


根据权利要求1-5任一所述的移位寄存器单元，其中，所述第二输出电路包括第七晶体管和第三电容；其中，
所述第七晶体管的栅极和所述第二节点连接，所述第七晶体管的第一极和第四时钟信号端连接以接收第四时钟信号并作为所述第二输出信号，所述第七晶体管的第二极和所述第二输出端连接；
所述第三电容的第一极和所述第二节点连接，所述第三电容的第二极和所述第二输出端连接。


根据权利要求1-6任一所述的移位寄存器单元，其中，所述输入电路包括第八晶体管，
其中，所述第八晶体管的栅极和所述输入端连接以接收所述输入信号，所述第八晶体管的第一极和第二电压端连接以接收第二电压，所述第八晶体管的第二极和所述第一节点连接。


根据权利要求1-7任一所述的移位寄存器单元，其中，所述第一控制电路包括第九晶体管，
其中，所述第九晶体管的栅极和所述输入端连接以接收所述输入信号，所述第九晶体管的第一极和所述第一节点连接，所述第九晶体管的第二极和所述第二节点连接。


根据权利要求1-8任一所述的移位寄存器单元，还包括第二控制电路和第三控制电路；其中，
所述第二控制电路与所述第一节点和第三节点连接，且配置为在所述第一节点的电平的控制下，对所述第三节点的电平进行控制；
所述第三控制电路与所述第二节点和第四节点连接，且配置为在所述第二节点的电平的控制下，对所述第四节点的电平进行控制。


根据权利要求9所述的移位寄存器单元，其中，所述第二控制电路包括第十晶体管和第十一晶体管，所述第三控制电路包括第十二晶体管和第十三晶体管；其中，
所述第十晶体管的栅极和第一极连接，且与第二电压端连接以接收第二电压，所述第十晶体管的第二极和所述第三节点连接；
所述第十一晶体管的栅极和所述第一节点连接，所述第十一晶体管的第一极和所述第三节点连接，所述第十一晶体管的第二极和第一电压端连接以接收第一电压；
所述第十二晶体管的栅极和第一极连接，且与所述第二电压端连接以接收所述第二电压，所述第十二晶体管的第...

【专利技术属性】
技术研发人员：冯雪欢，李永谦，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方卓印科技有限公司，
类型：发明
国别省市：北京;11