一种基于5G大频偏相位补偿的FPGA实现方法技术

本发明专利技术公开一种基于5G大频偏相位补偿的FPGA实现方法，包括如下步骤：S1，生成正弦Sin_T待查表和余弦Cos_T待查表；S2，根据基站侧补偿因子以及UE侧补偿的因子中符号系数l的取值，计算基站侧补偿因子以及UE侧补偿的因子的指数部分，得到基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值；S3，根据基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值，计算正弦Sin_T待查表和余弦Cos_T待查表的查表索引TDex；S4，根据查表索引TDex查正弦Sin_T待查表和余弦Cos_T待查表得到需要的相位值。本发明专利技术是一种精度和资源可控的FPGA实现方案，易于实现硬件FPGA，有效解决了协议中新增大频偏相位补偿问题。

【技术实现步骤摘要】
一种基于5G大频偏相位补偿的FPGA实现方法
本专利技术涉及基站下行权值计算方案处理方法，具体涉及一种基于5G大频偏相位补偿的FPGA实现方法。
技术介绍
5GNR(NewRadio)中3GPP38.2115.4协议新增符号间相位补偿。基站侧和UE(UserEquipment)补偿公式如下：基站侧需要补偿因子：UE侧需要补偿的因子：其中，f0、f1表示基站和UE的射频频点，单位Hz，l表示符号系数，取值范围1～L，L表示1ms内的符号个数，N表示FFT点数，fs表示采样率，单位Hz，Ncp包含当前符号以及该符号之前所有符号的CP长度之和。为了实现协议需求，需要寻找一种满足NR常用频率范围(0.45G～5G)而且适合硬件FPGA实现的灵活的实现方案。
技术实现思路
针对5GNR中大频偏范围相位补偿，本专利技术提出了一种基于5G大频偏相位补偿的FPGA实现方法，本专利技术是一种精度和资源可控的FPGA实现方案，易于实现硬件FPGA，有效解决了协议中新增大频偏相位补偿问题。本专利技术采用的技术方案如本文档来自技高网...

【技术保护点】
1.一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于，包括如下步骤：/nS1，生成正弦Sin_T待查表和余弦Cos_T待查表；/nS2，根据基站侧补偿因子以及UE侧补偿的因子中符号系数l的取值，计算基站侧补偿因子以及UE侧补偿的因子的指数部分，得到基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值；/nS3，根据基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值，计算正弦Sin_T待查表和余弦Cos_T待查表的查表索引TDex，TDex为指数部分定标值低x比特对应值，其中x＝log

【技术特征摘要】
1.一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于，包括如下步骤：
S1，生成正弦Sin_T待查表和余弦Cos_T待查表；
S2，根据基站侧补偿因子以及UE侧补偿的因子中符号系数l的取值，计算基站侧补偿因子以及UE侧补偿的因子的指数部分，得到基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值；
S3，根据基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值，计算正弦Sin_T待查表和余弦Cos_T待查表的查表索引TDex，TDex为指数部分定标值低x比特对应值，其中x＝log2(TN)，TN为表长度；
S4，根据查表索引TDex查正弦Sin_T待查表和余弦Cos_T待查表得到需要的相位值。


2.根据权利要求1所述的一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于：正弦Sin_T待查表和余弦Cos_T待查表，表内复数定标Q(16,15)。


3.根据权利要求2所述的一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于：S1中，正弦Sin_T待查表生成公式如下：
floor(sin(0:2*π/TN:2*π*(TN-1)/TN)*(215-1))
式中，floor()表示向下取整，TN为表长度。


4.根据权利要求2所述的一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于：S1中，余弦Cos_T待查表生成公式如下：
floor(cos(0:2*π/TN:2*π*(TN-1)/TN)*(215-1))
式中，floor()表示向下取整，TN,为表长度。


5.根据权利要求1所述的一种基于5G大频偏相位补偿的FPGA实现方法，其特征在于：S2中，获取基站侧补...

【专利技术属性】
技术研发人员：佘娟娟，石兆奇，李斌，穆来西，魏宗仁，高炜，任海月，
申请(专利权)人：西安鼎研科技股份有限公司，
类型：发明
国别省市：陕西;61