【技术实现步骤摘要】
一种以太网接口电路
本文涉及但不限于电子电路技术，尤指一种以太网接口电路。
技术介绍
安全数字输入输出卡(SDIO)接口是在安全数码卡(SD)接口基础上发展起来的接口，SDIO接口兼容SD内存卡，可以与支持SDIO接口的设备连接。SDIO总线和USB总线类似，SDIO总线连接主设备端和从设备端，主设备端和从设备端的通信由主设备端发出命令开始，从设备端只要能够解析主设备端的命令，就可以与主机端通信。以太网是局域网通用的通信协议标准，其中IEEE802.3是工作组和工作组制定的电气和电子工程师协会(IEEE)标准的集合，该工作组定义了有线以太网的物理层和数据链路层的介质访问控制(MAC)。目前，一些多媒体系统和车载娱乐系统，会使用一些性能强大的基带平台芯片或多媒体处理器与摄像头、SD卡等设备的连接，用于进行音频、视频和/或触摸显示等处理；但出于成本或者应用的广泛性考虑，这些基带平台芯片或多媒体处理器往往不会集成以太网接口，如果芯片内未集成以太网接口，则芯片在实现基于有线以太网接口的应用时就会受到限制。设计实现一种...
【技术保护点】
1.一种以太网接口电路，包括：与安全数字输入输出卡SDIO主设备通过SDIO接口连接的现场可编程门阵列FPGA芯片、和与FPGA芯片通过介质独立接口连接的物理层PHY芯片；其中，/nFPGA芯片包括：第一接收单元、发送桥接单元和第一发送单元；其中，/n第一接收单元设置为：接收来自SDIO主设备的第一数据；/n发送桥接单元设置为：提取第一数据中的第一以太网数据，并对提取的第一以太网数据进行缓存处理；/n第一发送单元设置为：将缓存处理的第一以太网数据通过发送至PHY芯片；/nPHY芯片设置为：将接收到的第一以太网数据，通过以太网端口发往对端以太网设备。/n
【技术特征摘要】
1.一种以太网接口电路，包括：与安全数字输入输出卡SDIO主设备通过SDIO接口连接的现场可编程门阵列FPGA芯片、和与FPGA芯片通过介质独立接口连接的物理层PHY芯片；其中，
FPGA芯片包括：第一接收单元、发送桥接单元和第一发送单元；其中，
第一接收单元设置为：接收来自SDIO主设备的第一数据；
发送桥接单元设置为：提取第一数据中的第一以太网数据，并对提取的第一以太网数据进行缓存处理；
第一发送单元设置为：将缓存处理的第一以太网数据通过发送至PHY芯片；
PHY芯片设置为：将接收到的第一以太网数据，通过以太网端口发往对端以太网设备。
2.根据权利要求1所述的以太网接口电路，其特征在于，所述发送桥接单元包括第一解析模块和第一缓存模块；其中，
所述第一解析模块是设置为：解析所述第一数据，获得所述第一数据中包含的所述第一以太网数据；
所述第一缓存模块是设置为：将所述第一解析模块解析获得的所述第一以太网数据，按照第一预设格式存入发送先入先出队列FIFO中。
3.根据权利要求2所述的以太网接口电路，其特征在于：
所述第一解析模块还设置为：获得所述第一数据中包含的发送指令；
所述第一发送单元是设置为：根据与自身连接的PHY芯片的以太网端口状态，从所述发送FIFO中读取缓存的所述第一以太网数据，将读取的所述第一以太网数据按照以太网数据格式封装后，发送至所述PHY芯片；将获得的所述发送指令发往所述PHY芯片；
所述PHY芯片是设置为：将接收到的所述第一以太网数据，根据接收到的所述发送指令发往所述对端以太网设备。
4.根据权利要求2所述的以太网接口电路，其特征在于，所述第一发送单元还设置为：
对所述第一以太网数据进行以下一项或任意组合的处理：
填充功能PAD、流量控制FlowControl和帧统计。
5.根据权利要求1～4任一项所述的以太网接口电路，其特征在于，所述FPGA芯片还包括第一时钟单元，设置为：
对所述FPGA芯片中的以下两种以上组成进行时钟同步：
所述第一接收单元、所述发送桥接单元和所述第一发送单元。
6.根据权利要求1～4任一项所述的以太网接口电路，其特征在于，所述第一发送单元还设置为：
通过三速以太网TSE网路媒体接入控制器MAC控制所述PHY芯片与对端以太网设备的通信速率。
7.根据权利要求1～4任一项所述的以太网接口电路，其特征在于，所述FPGA芯片还包括管理实体STA单元，设置为：
存储所述PHY芯片的配置寄存器参数；
根据存储的所述配置寄存器参数，配置和/或管理PHY芯片。
8.根据权利要求1～4任一项所述的以太网接口电路，其特征在于，所述FPGA芯片还包括SDIO寄存器...
【专利技术属性】
技术研发人员：黎力行，闫冬，
申请(专利权)人：广东高云半导体科技股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。