基于高速DAC实现的纳秒级基带脉冲调制信号产生装置制造方法及图纸

本发明专利技术公开了一种基于高速DAC实现的纳秒级基带脉冲调制信号产生装置，包括：波形产生单元，用于产生仿真波形数据；FPGA控制单元，与所述波形产生单元通信连接；DAC转换单元，与所述FPGA控制单元电气连接；其中，工作状态下，所述波形产生单元产生的仿真波形数据缓存于所述FPGA控制单元的RAM中，由所述DAC转换单元按照预定的采样率提取所述RAM中仿真波形数据的周期与长度，并进行模数转换，即可得到不同脉冲宽度的脉冲调制信号。本发明专利技术采用FPGA的RAM缓存数据，并按照DAC采样率提取数据，可实现纳秒级可变脉宽的脉冲调制信号数据产生；采用高速DAC芯片对脉冲调制信号数据进行模数转换可实现脉冲调制信号的产生。

【技术实现步骤摘要】
基于高速DAC实现的纳秒级基带脉冲调制信号产生装置
本专利技术涉及一种基于高速DAC实现的纳秒级基带脉冲调制信号产生装置，属于脉冲调制源

技术介绍
脉冲调制源是用于雷达系统、电子对抗、微波通信收发机系统、粒子加速器、电磁环境效应研究等的一种重要信号源设备。其中脉冲宽度是脉冲调制信号的核心指标。目前脉冲调制源设计主要采用微波开关、混频调制等方式实现。微波开关方式，主要是利用微波开关的关断特性，实现脉冲调制的波形的产生。但是由于通常微波开关的开关时间都在十几纳秒左右，而且其隔离度都不大，因此通过时域脉冲信号来通断微波开关，可实现连续波信号的通断，然而其实现的脉冲调制信号通断比较低，且无法实现脉宽为十几纳秒的脉宽与上升/下降沿时间。混频调制方式，主要是在微波开关的基础上，为了进一步提高脉冲调制信号产生预调制脉冲信号的通断比，因此通过低频混频器让预调制脉冲信号与时域脉冲进行混频，从而实现较好通断比的脉冲调制信号。但是需要对时域脉冲信号进行波形调理以达到混频所需要的最佳混频电平，才能实现较好的脉冲调制信号，且很难实现纳秒级可变脉本文档来自技高网...

【技术保护点】
1.基于高速DAC实现的纳秒级基带脉冲调制信号产生装置，其中，所述装置包括：/n波形产生单元，用于产生仿真波形数据；/nFPGA控制单元，与所述波形产生单元通信连接；/nDAC转换单元，与所述FPGA控制单元电气连接；/n其中，工作状态下，所述波形产生单元产生的仿真波形数据缓存于所述FPGA控制单元的RAM中，由所述DAC转换单元按照预定的采样率提取所述RAM中仿真波形数据的周期与长度，并进行模数转换，即可得到不同脉冲宽度的脉冲调制信号。/n

【技术特征摘要】
1.基于高速DAC实现的纳秒级基带脉冲调制信号产生装置，其中，所述装置包括：
波形产生单元，用于产生仿真波形数据；
FPGA控制单元，与所述波形产生单元通信连接；
DAC转换单元，与所述FPGA控制单元电气连接；
其中，工作状态下，所述波形产生单元产生的仿真波形数据缓存于所述FPGA控制单元的RAM中，由所述DAC转换单元按照预定的采样率提取所述RAM中仿真波形数据的周期与长度，并进行模数转换，即可得到不同脉冲宽度的脉冲调制信号。


2.根据权利要求1所述的基带脉冲调制信号产生装置，其中，所述波形产生单元为PC主机。


3.根据权利要求1所述的基带脉冲调制信号产生装置，其中，所述FPGA控制单元包括：
通信模块，与所述PC主机通信连接；
FPGA控制电路，与所述通信模块信号连接；
时钟驱动器，所述时钟驱动器的信号输出端与所述FPGA控制电路的信号输入端电气连接；
参考晶振，所述参考晶振的信号输出端与所述时钟驱动器的信号输入端电气连接。


4.根据权利要求3所述的基带脉冲...

【专利技术属性】
技术研发人员：廖海黔，姚金安，高峯，
申请(专利权)人：贵州航天计量测试技术研究所，
类型：发明
国别省市：贵州;52