一种嵌入式数据处理核心板制造技术

本实用新型专利技术提供一种嵌入式数据处理核心板，所述核心板包括：数据处理器、随机存储器、NOR_FLASH存储器、JATG连接器、RMII总线接口、以太网PHY模块、EBI接口、电源模块和连接器模块；所述随机存储器与所述数据处理器相连，所述NOR_FLASH存储器与所述数据处理器相连，所述数据处理器用于将所述NOR_FLASH存储器中的程序加载到所述随机存储器中进行运行；所述数据处理器通过所述JATG连接器使用时与外部JATG相连，过RMII总线接口与所述以太网PHY模块相连；所述连接器模块包括第一连接器、第二连接器、第三连接器、第四连接器和第五连接器；解决现有技术中嵌入式数据处理核心板的体积大和集成度低的问题，满足用户的实际需求。

【技术实现步骤摘要】
一种嵌入式数据处理核心板
本技术涉及核心板
，尤其涉及一种嵌入式数据处理核心板。
技术介绍
嵌入式数据处理核心板是工业控制中检查设备上的处理单元，主要用于数据信息的传输、存储和处理。目前市场上存在的嵌入式数据处理核心板功能集成度低，只能实现最小系统的硬件功能，并且电源电路设计复杂，增加了核心板的体积；而其他常用功能需要在底板上通过芯片和电路来实现，对应用核心板来开发底板的客户而言，增加了底板的开发难度和开发工作量，不能满足用户的需求。
技术实现思路
针对现有技术中所存在的不足，本技术的提供的一种嵌入式数据处理核心板，其解决现有技术中嵌入式数据处理核心板的体积大和集成度低的问题，满足用户的实际需求。本技术提供一种嵌入式数据处理核心板，所述核心板包括：数据处理器、随机存储器、NOR_FLASH存储器、JATG连接器、RMII总线接口、以太网PHY模块、EBI接口、电源模块和连接器模块；所述随机存储器通过控制总线、地址总线和数据总线与所述数据处理器相连，所述NOR_FLASH存储器的片选信号、复位信号、读写使能、数据总线和地址总线与所述数据处理器相连，所述数据处理器用于将所述NOR_FLASH存储器中的程序加载到所述随机存储器中进行运行；所述数据处理器通过所述JATG连接器使用时与外部JATG相连，所述数据处理器通过RMII总线接口与所述以太网PHY模块相连；所述连接器模块包括第一连接器、第二连接器、第三连接器、第四连接器和第五连接器，所述第一连接器与所述数据处理器相连，用于引出串口、USB和GPIO扩展接口；所述第二连接器与所述数据处理器相连，用于引出所述数据处理器的中断端口和GPIO端口，所述第二连接器还与所述NOR_FLASH存储器相连；所述第三连接器与所述电源模块相连，用于使外接电源为所述电源模块提供输入电源；所述第四连接器和所述第五连接器与所述以太网PHY模块相连。可选地，所述电源模块包括：电源管理芯片、第一电感、第一电阻和第二电阻；所述电源管理芯片的电源输入端使用时通过所述第二连接器与所述外接电源相连，所述电源管理芯片的第一输出端与所述第一电感的第一端相连，所述第一电感的第二端为所述电源模块的第一输出端；所述第一电阻的第一端与所述第一电感的第二端相连，所述第一电阻的第二端与所述第二电阻的第一端相连，所述第二电阻的第二端接地。可选地，所述电源模块还包括：第二电感、第三电阻和第四电阻；所述第二电感的第一端与所述电源管理芯片的第二输出端相连，所述第二电感的第二端为所述电源模块的第二输出端，所述第三电阻的第一端与所述第二电感的第二端相连，所述第三电阻的第二端与所述第四电阻的第一端相连，所述第四电阻的第二端接地。可选地，所述电源模块还包括：第一电解电容、第二电解电容、第三电解电容、第四电容、第五电解电容和第六电解电容；所述第一电解电容的正极端、所述第二电解电容的正极端分别与所述电源管理芯片的输入端相连，所述第三电解电容的正极端、所述第四电容的第一端分别与所述第一电感的第二端相连，所述第五电解电容的正极端、所述第六电解电容的正极端分别与所述第二电感的第二端相连，所述第一电解电容的负极端、所述第二电解电容的负极端、所述第三电解电容的负极端、所述第四电容的第二端、所述第五电解电容的负极端和所述第六电解电容的负极端接地。可选地，所述电源管理芯片型号为：MP2122GJ。可选地，所述以太网PHY模块包括：有源晶振、以太网PHY芯片和网络变压器；所述有源晶振与所述以太网PHY芯片的时钟信号端相连，所述以太网PHY芯片通过所述网络变压器与所述第四连接器和所述第五连接器相连。可选地，所述以太网PHY模块还包括：第五电阻，所述第五电阻的第一端与所述有源晶振的输出端相连，所述第五电阻的第二端与所述以太网PHY芯片的时钟信号端相连；第六电阻，所述第六电阻的第一端与所述以太网PHY芯片的第一RD端和所述网络变压器的第一RD端相连；第七电阻，所述第七电阻的第一端与所述以太网PHY芯片的第二RD端和所述网络变压器的第二RD端相连，所述第七电阻的第二端使用时与外接电源相连，所述第七电阻的的第二端还与所述第六电阻的第二端相连；第七电容，所述第七电容的第一端与所述第六电阻的第二端相连，所述第七电容的第二端接地。可选地，所述以太网PHY模块还包括：第八电阻，所述第八电阻的第一端与所述以太网PHY芯片的第一TD端和所述网络变压器的第一TD端相连；第九电阻，所述第九电阻的第一端与所述以太网PHY芯片的第二TD端和所述网络变压器的第二TD端相连，所述第九电阻的第二端使用时与所述外接电源相连，所述第九电阻的的第二端还与所述第八电阻的第二端相连；第八电容，所述第八电容的第一端与所述第八电阻的第二端相连，所述第八电容的第二端接地。可选地，所述以太网PHY芯片为：DP83848K。可选地，所述数据处理器为：AT91SAM9G45。相比于现有技术，本技术具有如下有益效果：1、本技术是基于ARM926E核心工业级处理器设计而成的一款通用ARM嵌入式核心处理器模块，拥有丰富的内部资源，可稳定运行在400MHz主频上。本核心板采用8层PCB板工艺，具有良好的电气性能和抗干扰性能；集成了DDR内存以及NORFLASH、以太网接口、串口、SPI、USB等外设接口，提高了核心板的应用。2、本技术支持CPU直接配置FPGA，方便用户升级，节省二次开发的成本。3、本技术提供的核心板集成度高、体积小、重量轻、运行速度快，能够在振动、低温、高温和电磁干扰等恶劣环境下可靠工作。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并与说明书一起用于解释本技术的原理。为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1所示为本技术实施例提供的一种嵌入式数据处理核心板的结构示意图；图2所示为本技术实施例提供的一种电源模块的电路图示意图；图3所示为本技术实施例提供的一种以太网PHY模块的电路示意图。具体实施方式为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。本技术实例中相同标号的功能单元具有相同和相似的结构和功能。实施例一图1所示为本技术实施例提供的一种嵌入式数据处理核心板的结构示意图，如图1所示，本实施例提供的嵌入式数据处理核心板包括：数据处理器、随机存储器、NOR_FLASH存储本文档来自技高网...

【技术保护点】
1.一种嵌入式数据处理核心板，其特征在于，所述核心板包括：/n数据处理器、随机存储器、NOR_FLASH存储器、JATG连接器、RMII总线接口、以太网PHY模块、EBI接口、电源模块和连接器模块；/n所述随机存储器通过控制总线、地址总线和数据总线与所述数据处理器相连，所述NOR_FLASH存储器的片选信号、复位信号、读写使能、数据总线和地址总线与所述数据处理器相连，所述数据处理器用于将所述NOR_FLASH存储器中的程序加载到所述随机存储器中进行运行；/n所述数据处理器通过所述JATG连接器使用时与外部JATG相连，所述数据处理器通过RMII总线接口与所述以太网PHY模块相连；/n所述连接器模块包括第一连接器、第二连接器、第三连接器、第四连接器和第五连接器，所述第一连接器与所述数据处理器相连，用于引出串口、USB和GPIO扩展接口；所述第二连接器与所述数据处理器相连，用于引出所述数据处理器的中断端口和GPIO端口，所述第二连接器还与所述NOR_FLASH存储器相连；所述第三连接器与所述电源模块相连，用于使外接电源为所述电源模块提供输入电源；所述第四连接器和所述第五连接器与所述以太网PHY模块相连。/n...

【技术特征摘要】
1.一种嵌入式数据处理核心板，其特征在于，所述核心板包括：
数据处理器、随机存储器、NOR_FLASH存储器、JATG连接器、RMII总线接口、以太网PHY模块、EBI接口、电源模块和连接器模块；
所述随机存储器通过控制总线、地址总线和数据总线与所述数据处理器相连，所述NOR_FLASH存储器的片选信号、复位信号、读写使能、数据总线和地址总线与所述数据处理器相连，所述数据处理器用于将所述NOR_FLASH存储器中的程序加载到所述随机存储器中进行运行；
所述数据处理器通过所述JATG连接器使用时与外部JATG相连，所述数据处理器通过RMII总线接口与所述以太网PHY模块相连；
所述连接器模块包括第一连接器、第二连接器、第三连接器、第四连接器和第五连接器，所述第一连接器与所述数据处理器相连，用于引出串口、USB和GPIO扩展接口；所述第二连接器与所述数据处理器相连，用于引出所述数据处理器的中断端口和GPIO端口，所述第二连接器还与所述NOR_FLASH存储器相连；所述第三连接器与所述电源模块相连，用于使外接电源为所述电源模块提供输入电源；所述第四连接器和所述第五连接器与所述以太网PHY模块相连。


2.如权利要求1所述的嵌入式数据处理核心板，其特征在于，所述电源模块包括：
电源管理芯片、第一电感、第一电阻和第二电阻；
所述电源管理芯片的电源输入端使用时通过所述第二连接器与所述外接电源相连，所述电源管理芯片的第一输出端与所述第一电感的第一端相连，所述第一电感的第二端为所述电源模块的第一输出端；
所述第一电阻的第一端与所述第一电感的第二端相连，所述第一电阻的第二端与所述第二电阻的第一端相连，所述第二电阻的第二端接地。


3.如权利要求2所述的嵌入式数据处理核心板，其特征在于，所述电源模块还包括：
第二电感、第三电阻和第四电阻；
所述第二电感的第一端与所述电源管理芯片的第二输出端相连，所述第二电感的第二端为所述电源模块的第二输出端，所述第三电阻的第一端与所述第二电感的第二端相连，所述第三电阻的第二端与所述第四电阻的第一端相连，所述第四电阻的第二端接地。


4.如权利要求3所述的嵌入式数据处理核心板，其特征在于，所述电源模块还包括：
第一电解电容、第二电解电容、第三电解电容、第四电容、第五电解电容和第六电解电容；
所述第一电解电容的正极端、所述第二电解电容的正极端分别与所述电源管理芯片的输入...

【专利技术属性】
技术研发人员：黎清厚，曹严生，
申请(专利权)人：重庆奇派电子有限公司，
类型：新型
国别省市：重庆;50