一种实现网络时间同步的方法及装置制造方法及图纸

本发明专利技术揭示了一种实现网络时间同步的方法及装置，所述方法包括：PHY芯片记录其收到交换芯片发过来的PTP时间报文的进时间戳和发出该PTP时间报文的出时间戳，并将进时间戳和出时间戳发送给数据处理单元；数据处理单元根据进时间戳和出时间戳计算出双向时间差值，将双向时间差值发送给交换芯片，并根据双向时间差值设置交换芯片延迟值；交换芯片根据延迟值更新交换芯片发出PTP时间报文的时间。本发明专利技术实现了PHY芯片的高精度网络时间同步，降低了系统整体的成本及功耗，及提高了系统的稳定性。

【技术实现步骤摘要】
一种实现网络时间同步的方法及装置
本专利技术涉及网络通信
，尤其是涉及一种实现网络时间同步的方法及装置。
技术介绍
在通信网络中，许多业务的正常运行都要求网络时间同步，即整个网络各设备之间的时间或频率差保持在合理的误差水平内，尤其是5G时代，对时间同步的要求越来越高。目前有多种协议可以实现网络时间同步，如PTP(PrecisionTimeProtocol，精确时间协议)是一种网络精准时间同步协议，可以实现相位同步和时钟同步。在工业、电力、数据中心、城域数据回传等领域，都要求有高精度的时间同步。现有通过PTP协议实现网络时间同步的方案，一般有如下两种技术方案：技术方案一：是将PHY(物理收发器)作为透传链路，通过支持PTP功能的交换芯片计算出整个链路延时，并将该延时记录到交换芯片的Latency(延迟)字段，进行时间校正同步。但是方案一存在的缺点是：1588V2时钟(1588V2时钟是一种采用IEEE1588V2协议的高精度时钟)的同步技术需要建立在假定Master(主设备)和Slave(从设备)之间收发链路的时延对称的基础上，如果不对称，将有补偿误差；实际上PHY的内部RX(接收端)到TX(发送端)与TX到RX的数据通路无法保证时延对称，数据信号编解码处理及双向链路的拥塞情况都是不同的，因而这种方式计算的补偿误差比较大。技术方案二：是在网络交换系统上，以太网交换芯片和PHY同时支持1588协议，提供PTP功能。Switch(交换机)和PHY都需要识别PTP报文，并需要各自维护时间，在报文离开PHY的时间抓取时间戳，告知CPU(中央处理器)，CPU通过PTP功能计算出自己和主时钟的Offset(偏移量)，再把offset同步给交换芯片及PHY。但是方案二存在的缺点是：PHY器件上需要集成很多时间相关模块，例如独立的时间维护机制、offset调整机制、PTP事件报文机制、时间戳产生和上报机制等，这些功能的增加对PHY来说就是面积和功耗的增加；其次，整个时间同步方案中，CPU和PHY交互频繁，逻辑复杂，对整个系统的稳定性带来隐患。因此，需在此基础上提供一种新型的实现网络时间同步的技术方案，以解决上述方案存在的对PHY要求高以及系统复杂、系统稳定性存在隐患等问题。
技术实现思路
本专利技术的目的在于克服现有技术的缺陷，提供一种实现网络时间同步的方法及装置，以实现以太网PHY芯片的高精度网络时间同步，降低系统整体的成本及功耗。为实现上述目的，本专利技术提出如下技术方案：一种实现网络时间同步的方法，所述方法包括：S1，PHY芯片收到交换芯片发送过来的PTP时间报文，记录其接收端收到所述PTP时间报文的进时间戳和其发送端发出所述PTP时间报文的出时间戳，并将所述进时间戳和所述出时间戳发送给数据处理单元；S2，所述数据处理单元根据所述进时间戳和出时间戳，计算出双向时间差值，将所述双向时间差值发送给交换芯片，并根据所述双向时间差值设置交换芯片的延迟值；S3，所述交换芯片根据所述延迟值更新交换芯片发出PTP时间报文的时间。优选地，所述S1中，所述PHY芯片周期性的将所述进时间戳和所述出时间戳发送给数据处理单元。优选地，所述S1中，所述PHY芯片通过MDIO信号线将所述进时间戳和所述出时间戳发送给数据处理单元。优选地，所述S2中，所述双向时间差值为所述出时间戳和进时间戳的差值。优选地，所述S3中，更新后的交换芯片发出PTP时间报文的时间为加上延迟值后的时间。本专利技术还公开一种实现网络时间同步的装置，所述装置包括：交换芯片，用于发送PTP时间报文给PHY芯片；PHY芯片，用于接收所述交换芯片，记录其接收端收到所述PTP时间报文的进时间戳和其发送端发出所述PTP时间报文的出时间戳，并将所述进时间戳和所述出时间戳发送给数据处理单元，及数据处理单元，用于根据所述进时间戳和出时间戳，计算出双向时间差值，将所述双向时间差值发送给交换芯片，并根据所述双向时间差值设置交换芯片的延迟值；所述交换芯片，还用于根据所述延迟值更新交换芯片发出PTP时间报文的时间。优选地，所述PHY芯片周期性的将所述进时间戳和所述出时间戳发送给数据处理单元。优选地，所述PHY芯片通过MDIO信号线将所述进时间戳和所述出时间戳发送给数据处理单元。优选地，所述双向时间差值为所述出时间戳和进时间戳的差值。优选地，更新后的交换芯片发出PTP时间报文的时间为加上延迟值后的时间。本专利技术的有益效果是：本专利技术通过计算双向时间差值，根据双向时间差值设置交换芯片中的延迟字段，补偿掉PHY芯片中的时延，确保PTP时间报文计算的时候，来回路径对称。这种方式结合了交换芯片的PTP功能，对于不支持1588协议的PHY芯片，比较高效精确的实现了网络系统的时间同步，且因无需PHY芯片支持1588协议，所以对PHY芯片的要求较低，只需要实现入出的时间戳记录和上报，整个系统方案简单，降低了整体的系统成本及功耗，且提高系统稳定性。附图说明图1是本专利技术一种实现网络时间同步方法的流程示意图；图2是本专利技术一种实现网络时间同步装置的模块示意图。具体实施方式下面将结合本专利技术的附图，对本专利技术实施例的技术方案进行清楚、完整的描述。本专利技术所揭示的一种实现网络时间同步的方法及装置，通过结合交换芯片的PTP功能，采用补偿报文在PHY芯片中传输的双向时间差值，等效于在PHY芯片的出口打时间戳，实现了以太网PHY芯片的高精度网络时间同步。如图1所示，本专利技术所揭示的一种实现网络时间同步的方法，所述方法包括以下几个步骤：S1，PHY芯片收到交换芯片发送过来的PTP时间报文，记录其接收端收到PTP时间报文的进时间戳和其发送端发出PTP时间报文的出时间戳，并将进时间戳和出时间戳发送给数据处理单元。具体地，交换芯片发送PTP时间报文给PHY芯片，定义交换芯片发出PTP时间报文时的时间为Ts0，此时的Ts0未加上经过PHY芯片的延迟时间。PHY芯片的接收端RX接收交换芯片发送过来的PTP时间报文，记录其收到该PTP时间报文的进时间戳，记为时间戳Ts1；PHY芯片将该PTP时间报文从其发送端TX发送出去，PHY芯片记录其出端口TX发出该PTP时间报文的出时间戳，记为时间戳Ts2。之后，PHY芯片将记录得到的时间戳Ts1和时间戳Ts2均发送给数据处理单元DSP。本实施例中，PHY芯片优选周期性地将记录得到的时间戳Ts1和时间戳Ts2发送给数据处理单元DSP。且本实施例中，PHY芯片与数据处理单元DSP之间通过MDIO((ManagementDataInput/Output，管理数据输入输出)信号线相连，所以，PHY芯片通过MDIO信号线将进时间戳和出时间戳发送给数据处理单元。S2，数据处理单元根据进时间戳和出时间戳，计算出双向时间差值，将双向时间差值发送给交换芯片，并根据双向时本文档来自技高网...

【技术保护点】
1.一种实现网络时间同步的方法，其特征在于，所述方法包括：/nS1，PHY芯片收到交换芯片发送过来的PTP时间报文，记录其接收端收到所述PTP时间报文的进时间戳和其发送端发出所述PTP时间报文的出时间戳，并将所述进时间戳和所述出时间戳发送给数据处理单元；/nS2，所述数据处理单元根据所述进时间戳和出时间戳，计算出双向时间差值，将所述双向时间差值发送给交换芯片，并根据所述双向时间差值设置交换芯片的延迟值；/nS3，所述交换芯片根据所述延迟值更新交换芯片发出PTP时间报文的时间。/n

【技术特征摘要】
1.一种实现网络时间同步的方法，其特征在于，所述方法包括：
S1，PHY芯片收到交换芯片发送过来的PTP时间报文，记录其接收端收到所述PTP时间报文的进时间戳和其发送端发出所述PTP时间报文的出时间戳，并将所述进时间戳和所述出时间戳发送给数据处理单元；
S2，所述数据处理单元根据所述进时间戳和出时间戳，计算出双向时间差值，将所述双向时间差值发送给交换芯片，并根据所述双向时间差值设置交换芯片的延迟值；
S3，所述交换芯片根据所述延迟值更新交换芯片发出PTP时间报文的时间。


2.根据权利要求1所述的实现网络时间同步的方法，其特征在于，所述S1中，所述PHY芯片周期性的将所述进时间戳和所述出时间戳发送给数据处理单元。


3.根据权利要求1所述的实现网络时间同步的方法，其特征在于，所述S1中，所述PHY芯片通过MDIO信号线将所述进时间戳和所述出时间戳发送给数据处理单元。


4.根据权利要求1所述的实现网络时间同步的方法，其特征在于，所述S2中，所述双向时间差值为所述出时间戳和进时间戳的差值。


5.根据权利要求1所述的实现网络时间同步的方法，其特征在于，所述S3中，更新后的交换芯片发出PTP时间报文的时间为加上延迟值后的时间。

【专利技术属性】
技术研发人员：栾冬梅，成伟，王力，
申请(专利权)人：盛科网络苏州有限公司，
类型：发明
国别省市：江苏;32