带有相位延迟补偿功能的高速光收发一体芯片驱动电路制造技术

带有相位延迟补偿功能的高速光收发一体芯片驱动电路，属于光通讯集成电路领域，本发明专利技术为解决接收端CML驱动电路或发射端激光器驱动电路采用传统去加重方式无法补偿高速信号通过背板(激光器)之后的群延迟和相位延迟差异的问题。本发明专利技术包括发射端驱动电路和接收端驱动电路，所述发射端驱动电路用于驱动激光器发光传递信号，所述接收端驱动电路用于优化发射端驱动电路发送至激光器的信号经由传输背板而导致的信号劣化；在发射端驱动电路的主通道上设置长码相位超前调整电路，在接收端驱动电路的主通道上设置长码相位滞后调整电路，本发明专利技术用于优化高速信号。

【技术实现步骤摘要】
带有相位延迟补偿功能的高速光收发一体芯片驱动电路
本专利技术涉及光接收通道的CML驱动电路和光发射通道的激光器驱动电路的拓扑结构，属于光通讯集成电路领域，CML为CurrentModeLogic的缩写，电流模逻辑。
技术介绍
光收发一体芯片主要包括光接收模块和光发射模块，实现高速数据传输的接收和发射。在收发一体芯片的接收端，CML驱动器驱动背板传输线电路将高速数据传输给处理器进行处理。而在发射端，激光器驱动电路驱动激光器发送携带高速数据的光信号，完成将电信号转换为光信号并发送的过程。从频域看，高速传输线背板可以简化为一个低通滤波器模型，如果数据速率大于低通滤波器的截止频率，在一定程度上损伤传输信号，最终导致眼图变差，误码率增加。激光器的频率响应与偏置电流有关，可以简化为一个带通滤波器模型，会对高速数据的低频和高频成分抑制，导致光信号眼图变差。为了解决这一问题，现有技术常用的手段是引入预加重、去加重和均衡技术，去加重技术是保持信号上升沿和下降沿的幅度，其他地方幅度被削弱，而预加重技术增强信号上升沿和下降沿的幅度，其他地方幅度不变。大部分使用加重的方式，参见图1的对比图，其中X给出了数据信号在经过传输背板后劣化的情形。当高速数据经过无源链路时，由于信号损耗(插损)、阻抗不连续(反射)、其他信号的串扰等，信号完整性受到破坏、信噪比(SNR)降低，以至于高速数据传递出现误码(BER)，因此必须事先在发送端对高速数据的高频成分进行补偿。Y是采用传统去加重方式将输出信号优化后的情形。传统的去加重方式并不会区分长码和短码高速信号，仅补偿高速信号通过背板或者激光器之后的频率衰减，无法补偿长码和短码高速信号通过背板或者激光器之后的群延迟和相位延迟差异。
技术实现思路
本专利技术目的是为了解决接收端CML驱动电路或发射端激光器驱动电路采用传统去加重方式无法补偿高速信号通过背板(激光器)之后的群延迟和相位延迟差异的问题，提供了一种带有相位延迟补偿功能的高速光收发一体芯片驱动电路。本专利技术所述带有相位延迟补偿功能的高速光收发一体芯片驱动电路，包括发射端驱动电路和接收端驱动电路，所述发射端驱动电路用于驱动激光器发光传递信号，所述接收端驱动电路用于优化发射端驱动电路发送至激光器的信号经由传输背板而导致的信号劣化；在发射端驱动电路的主通道上设置长码相位超前调整电路，在接收端驱动电路的主通道上设置长码相位滞后调整电路；所述长码相位超前调整电路包括运算放大器A0、运算放大器A1和运算放大器A2；运算放大器A0的正相输入端口Vinp、反相输入端口Vinn用于接收外部输入电信号；运算放大器A0的反相输出端口Von0连接运算放大器A1的正相输入端口Vinp1；运算放大器A0的正相输出端口Vop0连接运算放大器A1的反相输入端口Vinn1；运算放大器A1的反相输出端Von1同时连接驱动电路输出端口Von和运算放大器A2的反相输入端Vinn2；运算放大器A1的正相输出端Vop1同时连接驱动电路输出端口Vop和运算放大器A2的正相输入端Vinp2；运算放大器A2的反相输出端Von2连接运算放大器A0的正相输入端VFinp、运算放大器A2的正相输出端Vop2连接运算放大器A0的反相输入端VFinn；所述长码相位滞后调整电路包括运算放大器A0、运算放大器A1和运算放大器A2；运算放大器A0的正相输入端口Vinp、反相输入端口Vinn用于接收外部输入电信号；运算放大器A0的反相输出端口Von0连接运算放大器A1的正相输入端口Vinp1；运算放大器A0的正相输出端口Vop0连接运算放大器A1的反相输入端口Vinn1；运算放大器A1的反相输出端Von1同时连接驱动电路输出端口Von和运算放大器A2的反相输入端Vinn2；运算放大器A1的正相输出端Vop1同时连接驱动电路输出端口Vop和运算放大器A2的正相输入端Vinp2；运算放大器A2的反相输出端Von2连接运算放大器A0的反相输入端VFinn、运算放大器A2的正相输出端Vop2连接运算放大器A0的正相输入端VFinp；或运算放大器A2的反相输出端Von2连接运算放大器A0的正相输入端VFinp、运算放大器A2的正相输出端Vop2连接运算放大器A0的反相输入端VFinn。优选地，运算放大器A0包括双极性晶体管Q1、双极性晶体管Q2、双极性晶体管Q3、双极性晶体管Q4、电阻R1、电阻R2、电感L1、电感L2、电流源IB和电流源IB1；双极性晶体管Q1的基极连接正相输入端口Vinp；双极性晶体管Q2的基极连接反相输入端口Vinn；电流源IB的阳极同时连接双极性晶体管Q1的发射极和双极性晶体管Q2的发射极；电流源IB的阴极连接地；双极性晶体管Q1的集电极同时连接电阻R1的一端、双极性晶体管Q3的集电极和输出端口Von0；双极性晶体管Q2的集电极同时连接电阻R2的一端、双极性晶体管Q4的集电极和输出端口Vop0；双极性晶体管Q3的基极连接正相输入端口VFinp；双极性晶体管Q4的基极连接反相输入端口VFinn；电流源IB1的阳极同时连接双极性晶体管Q3的发射极和双极性晶体管Q4的发射极；电流源IB1的阴极连接地；电阻R1的另一端连接电感L1的一端；电阻R2的另一端连接电感L2的一端；电感L1和L2的另一端同时连接电源VCC。优选地，电流源IB和电流源IB1均为可调尾电流源，电流源IB包括电流源I0、I1、I2、…、In构成的n+1条电流分支，其中电流分支I1、I2、…、In分别由开关K1、K2、…、Kn控制投切；电流源IB1包括电流源I1、I2、…、In构成的n条电流分支，其中电流分支I1、I2、…、In分别由开关控制投切；电流源IB和电流源IB1的投切状态互补相反；高速信号经长码相位滞后调整电路的运算放大器A0调制后输出幅度为：短码信号经长码相位滞后调整电路的运算放大器A0调制后输出幅度为：其中T为1个最小码元宽度，长码信号的宽度为mT，m>1；短码信号的宽度为T；τ为信号在反馈环路的延迟时间，即信号抵达运放大器A0的正相输入端Vinp和VFinp的时间差；高速信号经长码相位超前调整电路的运算放大器A0调制后输出幅度为：短码信号经长码相位超前调整电路的运算放大器A0调制后输出幅度为：优选地，运算放大器A1包括双极性晶体管Q5、双极性晶体管Q6、电阻R5、电阻R6、电感L5、电感L6，电流源I1和延时单元DelayCell；输入端口Vinp1、Vinn1连接延时单元DelayCell的输入端；双极性晶体管Q5的基极和双极性晶体管Q6的基极连接延时单元DelayCell的输出端；电流源I1的阳极同时连接双极性晶体管Q5的发射极和双极性晶体管Q6的发射极；电流源I1的阴极连接地；本文档来自技高网...

【技术保护点】
1.带有相位延迟补偿功能的高速光收发一体芯片驱动电路，包括发射端驱动电路和接收端驱动电路，所述发射端驱动电路用于驱动激光器发光传递信号，所述接收端驱动电路用于优化发射端驱动电路发送至激光器的信号经由传输背板而导致的信号劣化；其特征在于：在发射端驱动电路的主通道上设置长码相位超前调整电路，在接收端驱动电路的主通道上设置长码相位滞后调整电路；/n所述长码相位超前调整电路包括运算放大器A0、运算放大器A1和运算放大器A2；/n运算放大器A0的正相输入端口Vinp、反相输入端口Vinn用于接收外部输入电信号；/n运算放大器A0的反相输出端口Von0连接运算放大器A1的正相输入端口Vinp1；/n运算放大器A0的正相输出端口Vop0连接运算放大器A1的反相输入端口Vinn1；/n运算放大器A1的反相输出端Von1同时连接驱动电路输出端口Von和运算放大器A2的反相输入端Vinn2；/n运算放大器A1的正相输出端Vop1同时连接驱动电路输出端口Vop和运算放大器A2的正相输入端Vinp2；/n运算放大器A2的反相输出端Von2连接运算放大器A0的正相输入端VFinp、运算放大器A2的正相输出端Vop2连接运算放大器A0的反相输入端VFinn；/n所述长码相位滞后调整电路包括运算放大器A0、运算放大器A1和运算放大器A2；/n运算放大器A0的正相输入端口Vinp、反相输入端口Vinn用于接收外部输入电信号；/n运算放大器A0的反相输出端口Von0连接运算放大器A1的正相输入端口Vinp1；/n运算放大器A0的正相输出端口Vop0连接运算放大器A1的反相输入端口Vinn1；/n运算放大器A1的反相输出端Von1同时连接驱动电路输出端口Von和运算放大器A2的反相输入端Vinn2；/n运算放大器A1的正相输出端Vop1同时连接驱动电路输出端口Vop和运算放大器A2的正相输入端Vinp2；/n运算放大器A2的反相输出端Von2连接运算放大器A0的反相输入端VFinn、运算放大器A2的正相输出端Vop2连接运算放大器A0的正相输入端VFinp；或运算放大器A2的反相输出端Von2连接运算放大器A0的正相输入端VFinp、运算放大器A2的正相输出端Vop2连接运算放大器A0的反相输入端VFinn。/n...

【技术特征摘要】
1.带有相位延迟补偿功能的高速光收发一体芯片驱动电路，包括发射端驱动电路和接收端驱动电路，所述发射端驱动电路用于驱动激光器发光传递信号，所述接收端驱动电路用于优化发射端驱动电路发送至激光器的信号经由传输背板而导致的信号劣化；其特征在于：在发射端驱动电路的主通道上设置长码相位超前调整电路，在接收端驱动电路的主通道上设置长码相位滞后调整电路；
所述长码相位超前调整电路包括运算放大器A0、运算放大器A1和运算放大器A2；
运算放大器A0的正相输入端口Vinp、反相输入端口Vinn用于接收外部输入电信号；
运算放大器A0的反相输出端口Von0连接运算放大器A1的正相输入端口Vinp1；
运算放大器A0的正相输出端口Vop0连接运算放大器A1的反相输入端口Vinn1；
运算放大器A1的反相输出端Von1同时连接驱动电路输出端口Von和运算放大器A2的反相输入端Vinn2；
运算放大器A1的正相输出端Vop1同时连接驱动电路输出端口Vop和运算放大器A2的正相输入端Vinp2；
运算放大器A2的反相输出端Von2连接运算放大器A0的正相输入端VFinp、运算放大器A2的正相输出端Vop2连接运算放大器A0的反相输入端VFinn；
所述长码相位滞后调整电路包括运算放大器A0、运算放大器A1和运算放大器A2；
运算放大器A0的正相输入端口Vinp、反相输入端口Vinn用于接收外部输入电信号；
运算放大器A0的反相输出端口Von0连接运算放大器A1的正相输入端口Vinp1；
运算放大器A0的正相输出端口Vop0连接运算放大器A1的反相输入端口Vinn1；
运算放大器A1的反相输出端Von1同时连接驱动电路输出端口Von和运算放大器A2的反相输入端Vinn2；
运算放大器A1的正相输出端Vop1同时连接驱动电路输出端口Vop和运算放大器A2的正相输入端Vinp2；
运算放大器A2的反相输出端Von2连接运算放大器A0的反相输入端VFinn、运算放大器A2的正相输出端Vop2连接运算放大器A0的正相输入端VFinp；或运算放大器A2的反相输出端Von2连接运算放大器A0的正相输入端VFinp、运算放大器A2的正相输出端Vop2连接运算放大器A0的反相输入端VFinn。


2.根据权利要求1所述带有相位延迟补偿功能的高速光收发一体芯片驱动电路，其特征在于，运算放大器A0包括双极性晶体管Q1、双极性晶体管Q2、双极性晶体管Q3、双极性晶体管Q4、电阻R1、电阻R2、电感L1、电感L2、电流源IB和电流源IB1；
双极性晶体管Q1的基极连接正相输入端口Vinp；
双极性晶体管Q2的基极连接反相输入端口Vinn；
电流源IB的阳极同时连接双极性晶体管Q1的发射极和双极性晶体管Q2的发射极；
电流源IB的阴极连接地；
双极性晶体管Q1的集电极同时连接电阻R1的一端、双极性晶体管Q3的集电极和输出端口Von0；
双极性晶体管Q2的集电极同时连接电阻R2的一端、双极性晶体管Q4的集电极和输出端口Vop0；
双极性晶体管Q3的基极连接正相输入端口VFinp；
双极性晶体管Q4的基极连接反相输入端口VFinn；
电流源IB1的阳极同时连接双极性晶体管Q3的发射极和双极性晶体管Q4的发射极；
电流源IB1的阴极连接地；
电阻R1的另一端连接电感L1的一端；
电阻R2的另一端连接电感L2的一端；
电感L1和L2的另一端同时连接电源VCC。


3.根据权利要求2所述带有相位延迟补偿功能的高速光收发一体芯片驱动电路，其特征在于，电流源IB和电流源IB1均为可调尾电流源，电流源IB包括电流源I0、I1、I2、…、In构成的n+1条电流分支，其中电流分支I1、I2、…、In分别由开关K1、K2、…、Kn控制投切；电流源IB1包括电流源I1、I2、…、In构成的n条电流分支，其中电流分支I1、I2、…、In分别由开关控制投切；电流源IB和电流源IB1的投切状态互补相反；
高速信号经长码相位滞后调整电路的运算放大器A0调制后输出幅度为：



短码信号经长码相位滞后调整电路的运算放大器A0调制后输出幅度为：



其中T为1个最小码元宽度，长码信号的宽度为mT，m>1；短码信号的宽度为T；
τ为信号在反馈环路的延迟时间，即信号抵达运放大器A0的正相输入端Vinp和VFinp的时间差；
高速信号经长码相位超前调整电路的运算放...

【专利技术属性】
技术研发人员：罗志聪，李景虎，范樟，陈福洁，林其芃，林安，于健海，涂航辉，
申请(专利权)人：厦门亿芯源半导体科技有限公司，
类型：发明
国别省市：福建;35