一种面向轻量级分组密码算法的可重构阵列单元及阵列制造技术

本发明专利技术提供一种面向轻量级分组密码算法的可重构阵列单元及阵列，涉及集成电路领域，包括：逻辑单元LOU、S盒查找表单元LUT、算数单元AU、置换单元PU、移位单元SU和有限域乘法单元GU、多路复用器MUX、寄存器REG；所述逻辑单元LOU、S盒查找表单元LUT、算数单元AU、置换单元PU、移位单元SU和有限域乘法单元GU接收16bit数据输入在上述单元相应运算完成后，将各功能单元运算输出传输至多路复用器MUX，并通过寄存器REG完成重构密码数据输出，解决了现有技术中的密码处理器芯片采用专用集成电路的ASIC实现方式灵活性和扩展性很差；采用指令集结构微处理器ISAP实现方式能量效率低的技术问题。

【技术实现步骤摘要】
一种面向轻量级分组密码算法的可重构阵列单元及阵列
本专利技术涉及集成电路领域，尤其涉及一种面向轻量级分组密码算法的可重构阵列单元及阵列。
技术介绍
近年来，随着物联网技术、通信技术和计算机技术的快速发展，通信计算功能已经可以在硬件面积更小、更低端的嵌入式设备中实现，应用程序通常交换敏感或私有数据，所以确保适当的数据安全级别是一项基本要求，轻量级分组密码算法是专门为资源受限设备而设计的。密码处理器芯片作为信息安全的重要保障，对其安全性、灵活性、功耗等要求越来越高。从体系结构对目前的密码处理器芯片可分为两类：通过专用集成电路(applicationspecificintegratedcircuits,ASIC)的方式来实现，通过指令集结构微处理器(InstructionSetArchitectureProcessor,ISAP)的方式来实现。ASIC实现方式根据特定的应用来定制电路结构，不需要指令集。具有执行速度快、功耗低等优点，但也具有灵活性和扩展性很差等缺点。ISAP实现方式的最大优点是灵活性高，其缺点是高灵活性是能量效率低，因此，需要本文档来自技高网...

【技术保护点】
1.一种面向轻量级分组密码算法的可重构阵列单元，其特征在于，包括：逻辑单元(LOU)、S盒查找表单元(LUT)、算数单元(AU)、置换单元(PU)、移位单元(SU)和有限域乘法单元(GU)、多路复用器(MUX)、寄存器(REG)；/n所述逻辑单元(LOU)、S盒查找表单元(LUT)、算数单元(AU)、置换单元(PU)、移位单元(SU)和有限域乘法单元(GU)接收16bit数据输入在上述单元相应运算完成后，将各功能单元运算输出传输至多路复用器(MUX)，并通过寄存器(REG)完成重构密码数据输出。/n

【技术特征摘要】
1.一种面向轻量级分组密码算法的可重构阵列单元，其特征在于，包括：逻辑单元(LOU)、S盒查找表单元(LUT)、算数单元(AU)、置换单元(PU)、移位单元(SU)和有限域乘法单元(GU)、多路复用器(MUX)、寄存器(REG)；
所述逻辑单元(LOU)、S盒查找表单元(LUT)、算数单元(AU)、置换单元(PU)、移位单元(SU)和有限域乘法单元(GU)接收16bit数据输入在上述单元相应运算完成后，将各功能单元运算输出传输至多路复用器(MUX)，并通过寄存器(REG)完成重构密码数据输出。


2.如权利要求1所述的可重构阵列单元，其特征在于，所述逻辑单元(LOU)，电路单元包括：一个一级异或运算单元、一个二级异或运算单元、一个一级与运算单元以及一个多路复用器；
逻辑单元(LOU)用于实现数据的逻辑运算，3组16bit数据in0、in1、in2，in0、in1在一级异或运算单元进行异或运算，并将运算结果与in2在二级异或运算单元进行异或运算；in0、in1在一级与运算单元进行与运算；
in0、in1在一级异或运算单元进行异或运算结果、以及in0、in1的异或运算结果与in2进行异或运算结果、in0、in1与运算结果经多路复用器MUX得到数据输出LOU_0。


3.如权利要求1所述的可重构阵列单元，其特征在于，所述S盒查找表单元(LUT)，电路单元包括：四个随机存储器(RAM)、一个多路复用器(MUX)；
S盒查找表单元(LUT)用于实现数据的S盒查表运算，输入的S盒查找表单元(LUT)的16bit数据in0，被分成4组4bit的I1、I2、I3、I4，同时在RAM里进行查表操作并输出O1、O2、O3、O4，O1、O2、O3、O4经过多多路复用器(MUX)得到16bit结果输出LUT_0。


4.如权利要求1所述的可...

【专利技术属性】
技术研发人员：黄海，徐江，刘志伟，赵石磊，于斌，孙铭玮，刘玲，石峰硕，
申请(专利权)人：哈尔滨理工大学，
类型：发明
国别省市：黑龙江;23