基于分子级网表的三模冗余方法技术

本公开提供一种基于分子级网表的三模冗余方法，包括：操作S1：将FPGA中的冗余的分子级模块进行复制得到三份该分子级模块；操作S2：将所述三份分子级模块连接至多数表决器形成表决单元，输出第一表决结果；操作S3：将所述第一表决结果输入至后接的非冗余单元后，再连接至后续的表决单元继续进行表决，进而以汇聚的方式处理路径上不需要冗余的模块，完成基于分子级网表的三模冗余。

【技术实现步骤摘要】
基于分子级网表的三模冗余方法
本公开涉及FPGA(FieldProgrammableGateArray，现场可编程逻辑门阵列)
，尤其涉及一种基于分子级网表的三模冗余方法。
技术介绍
随着信息化程度的不断提高，FPGA(FieldProgrammableGateArray，现场可编程逻辑门阵列)的应用越来越广泛，特别是在航空领域应用尤为普遍。FPGA具有集成规模大、功耗低、高并发的优点。根据工艺的不同FPGA主要分为三大类SRAM型、FLASH型、反熔丝型。其中SRAM具有工艺简单、成本低、低功耗、可擦除等优势，应用最广。当SRAM(StaticRandom-AccessMemory，静态随机存取存储器)型FPGA作为核心器件被应用到航天器件中，太空中的高能粒子射线容易对SRAM造成干扰，产生单粒子效应(SingleEventEffect，SEE)，使得SRAM内不存储内容失效。近年来随着FPGA的制程工艺不断提升，FPGA已经向跨过28nm，向10nm迈进；性能提升的同时，空间中的单粒子效应引起其发生可靠性问题愈专利技术显。因此，如何解决单粒子效应引起的可靠性问题是亟需解决的课题。
技术实现思路
(一)要解决的技术问题基于上述问题，本公开提供了一种基于分子级网表的三模冗余方法，以缓解现有技术中空间中FPGA因单粒子效应引起可靠性降低等技术问题。(二)技术方案本公开提供一种基于分子级网表的三模冗余方法，包括：操作S1：将FPGA中的冗余的分子级模块进行复制得到三份该分子级模块；操作S2：将所述三份分子级模块连接至多数表决器形成表决单元，输出第一表决结果；操作S3：将所述第一表决结果输入至后接的非冗余单元后，再连接至后续的表决单元继续进行表决，进而以汇聚的方式处理路径上不需要冗余的模块，完成基于分子级网表的三模冗余。在本公开实施例中，所述三份该分子级模块输入同源。在本公开实施例中，所述网表的格式为vqm格式。在本公开实施例中，所述分子级模块包括：lcell模块或slice模块。在本公开实施例中，所述操作S2还包括：判断分子级模块是否为级联模块。在本公开实施例中，所述非冗余单元为时序器件。在本公开实施例中，所述费冗余单元包括dff单元。在本公开实施例中，多数表决器的网表的形式如下：(三)有益效果从上述技术方案可以看出，本公开基于分子级网表的三模冗余方法至少具有以下有益效果其中之一或其中一部分：(1)用户无需再设计上进行冗余设计，原有设计进行综合，用本公开工具处理综合后的网表文件即可实现冗余处理。(2)本公开冗余方案是软件冗余，相比硬件冗余，成本低，易实现。(3)本公开冗余方案是对FPGA中的部分分子级单元进行冗余设计；冗余后的网表文件在面积、功耗方面比门级冗余方案有一定优势。(4)基于分子级网表进行冗余处理后，网表的等价性验证可使用modleSim等仿真工具进行门级仿真即可，验证方便。附图说明图1为现有技术中三模冗余结构原理示意图。图2为三模冗余结构中多数表决器的实现及真值表。图3为FPGA的组成结构示意图。图4为本公开实施例的基于分子级网表的三模冗余方法中基于vqm的TMR流程。图5为本公开实施例的基于分子级网表的三模冗余方法中针对lcell的TMR流程示意图。图6为本公开实施例的基于分子级网表的三模冗余方法中汇聚的TMR流程示意图。图7为本公开实施例的基于分子级网表的三模冗余方法中表决器的组成结构示意图。具体实施方式本公开提供了一种基于分子级网表的三模冗余方法，以用户设计综合后的网表文件为输出，进行分子级TMR(TripleModuleRedundancy，三模冗余)，有效控制资源消耗的同时保证了器件的可靠性。在实现本公开的过程中专利技术人发现，FPGA的单粒子翻转防护技术可分为硬件防护和软件防护。硬件防护是指通过硬件设计增加系统的容错性，主要技术有循环加电、静态刷新、动态刷新(配置管理)、器件冗余。硬件防护可靠性高，但成本高，适用于SEU(SingleEventUpset，单粒子翻转效应)发生概率高的工况。循环加电是一种简单的刷新措施，通过定时给FPGA上电，将设备中的全部内容刷新，在低辐射环境下可以考虑该方法。通过重新加载的方式纠正配置区发生的翻转的方法称为刷新。刷新分为静态刷新和动态刷新。静态刷新指设备不掉电的情况下对配置区的全部内容进行重载，进而纠正错误。静态刷新会造成器件工作中断，点前工作参数丢失；动态刷新也叫配置管理，是指对器件配置区的内容进行针对性的分析、解析、分块操作，与设计结合，保证了刷新过程中器件的工作不受影响。配置管理可由抗辐射FPGA、CPU、ASIC(ApplicationSpecificIntegratedCircuit，专用集成电路)或FPGA设计本身完成。选用抗辐射FPGA、CPU、ASIC来完成的方法也叫作外刷新(ExternalScrub)。通过FPGA设计的器件自身实现刷新的办法叫做自刷新(SelfScrub)。根据NASA的实验情况，外刷新的效果要明显优于自刷新。器件冗余是在多片FPGA上实行配置管理和设计，并通过比较输出来确定最终的输出。对于冗余器件可以有多种实现方案，常见的是用两片FPGA实现两模冗余或用三片FPGA实现三模冗余。对于两片FPGA的实现方案，每片FPGA上有同一设计的两个备份，外加一个抗辐射器件用于输出判决。如果其中一个输出与其他三个不同，那么判决器忽略该FPGA的所有输出直到其输出重新与其他FPGA一致为止。如果其他三片FPGA中的任何一片出现了输出数据不一致的情况，则忽略本次结果，并复位FPGA。对于三片FPGA的实现方案，每片FPGA上的设计都相同，通过一片抗辐射FPGA进行输出判决。在解决单粒子翻转的问题上，器件冗余是目前效果最好的方案，但也存在成本高，多片FPGA同步难等弊端。软件防护主要指三模冗余，原理如图1所示在FPGA器件中复制三份待保护的敏感电路，并在输出部分添加多数表决器取三份相同电路中多数输出作为最终电路的输出从而实现对电路逻辑的保护。其中多数表决器的作用是取三个复制模块输出中两个或者两个以上的相同信号作为电路的最终输出。这里我们将三个复制模块的输出信号分别标记为A、B、C，将电路的最终输出标记为OUT，那么就有OUT＝AB+BC+AC。其中表决器与真值表如图2所示。如果软错误发生在不同的配置位，TMR可以纠正每个n位字中的n个软错误，TMR的电路对延迟的影响仅仅是不受防护位数影响的多数表决器的添加，所以电路性能基本不受影响，但是其需要3倍的存储单元，并需要附加逻辑用于多数表决器，所以往往会造成多于3倍的面积开销。有研究表明，TMR的面积开销往往是原始电路的350％以上，同时会额外产生200％以上的功耗，而且表决器等额外增加的布线资源会使得布线速度降低本文档来自技高网...

【技术保护点】
1.一种基于分子级网表的三模冗余方法，包括：/n操作S1：将FPGA中的冗余的分子级模块进行复制得到三份该分子级模块；/n操作S2：将所述三份分子级模块连接至多数表决器形成表决单元，输出第一表决结果；/n操作S3：将所述第一表决结果输入至后接的非冗余单元后，再连接至后续的表决单元继续进行表决，进而以汇聚的方式处理路径上不需要冗余的模块，完成基于分子级网表的三模冗余。/n

【技术特征摘要】
1.一种基于分子级网表的三模冗余方法，包括：
操作S1：将FPGA中的冗余的分子级模块进行复制得到三份该分子级模块；
操作S2：将所述三份分子级模块连接至多数表决器形成表决单元，输出第一表决结果；
操作S3：将所述第一表决结果输入至后接的非冗余单元后，再连接至后续的表决单元继续进行表决，进而以汇聚的方式处理路径上不需要冗余的模块，完成基于分子级网表的三模冗余。


2.根据权利要求1所述的基于分子级网表的三模冗余方法，所述三份该分子级模块输入同源。


3.根据权利要求1所述的基于分子级网表的三模冗余方法，所述网表的格式为v...

【专利技术属性】
技术研发人员：杨海钢，
申请(专利权)人：中国科学院空天信息创新研究院，
类型：发明
国别省市：北京;11