【技术实现步骤摘要】
用于高带宽存储器中的信号加密的设备及方法
本专利技术大体上涉及半导体装置，且更明确来说，涉及半导体存储器装置。
技术介绍
存储器装置可包含可用于实施存储器的各种功能的多种电路。一些存储器装置可安装在例如主机装置(例如，图形卡、CPU、计算系统等)的第二装置上。对存储器的电路的存取通常可通过主机装置来执行。举例来说，可沿着将存储器装置耦合到主机装置的接口总线传递用于电路的操作的指令及来自那些电路的数据。
技术实现思路
一方面，本申请案涉及一种设备，其包括：高带宽存储器(HBM)，其包含第一寄存器及第二寄存器；主机装置；接口总线，其经配置以在所述HBM与所述主机装置之间耦合信息，其中所述信息的一部分被加密，且其中所述信息的所述经加密部分是从所述第一寄存器接收或提供到所述第一寄存器中的至少一者。在另一方面中，本申请案涉及一种设备，其包括：安全电路，其包含耦合到输入总线的输入端子；不安全电路，其具有耦合到所述输入总线的输入端子；解密电路，其耦合到所述安全电路的所述输入端子及所述输入总线，所述解密电路经配置...
【技术保护点】
1.一种设备，其包括：/n高带宽存储器HBM，其包含第一寄存器及第二寄存器；/n主机装置；/n接口总线，其经配置以在所述HBM与所述主机装置之间耦合信息，其中所述信息的一部分被加密，且其中所述信息的所述经加密部分是从所述第一寄存器接收或提供到所述第一寄存器中的至少一者。/n
【技术特征摘要】
20191001 US 16/589,9891.一种设备，其包括：
高带宽存储器HBM，其包含第一寄存器及第二寄存器；
主机装置；
接口总线，其经配置以在所述HBM与所述主机装置之间耦合信息，其中所述信息的一部分被加密，且其中所述信息的所述经加密部分是从所述第一寄存器接收或提供到所述第一寄存器中的至少一者。
2.根据权利要求1所述的设备，其中所述信息的第二部分未加密，且其中所述信息的所述第二部分是从所述第二寄存器接收或提供到所述第二寄存器中的至少一者。
3.根据权利要求1所述的设备，其中所述第一寄存器耦合到所述HBM的安全电路，且其中所述第二电路耦合到所述HBM的不安全电路。
4.根据权利要求1所述的设备，其中所述主机装置经配置以沿着所述接口总线提供选择信号，且其中所述选择信号确定所述第一及所述第二寄存器中的哪一者沿着所述接口总线接收或提供所述信息。
5.根据权利要求1所述的设备，其中所述HBM包含耦合于所述第一寄存器与所述接口总线之间的密码电路。
6.根据权利要求5所述的设备，其中所述密码电路经配置以沿着所述接口总线接收输入数据、对所述接收到的输入数据进行解密、及将所述经解密输入数据提供到第一电路。
7.根据权利要求5所述的设备，其中所述密码电路经配置以从所述第一电路接收输出数据、对所述接收到的输出数据进行加密、及沿着所述接口总线提供所述经加密输出数据。
8.根据权利要求5所述的设备，其中所述密码电路包含随机数发生器。
9.根据权利要求1所述的设备，其中所述第一寄存器包含第一包装器数据寄存器，且其中所述第二寄存器包含第二包装器数据寄存器。
10.一种设备，其包括：
安全电路，其包含耦合到输入总线的输入端子；
不安全电路，其具有耦合到所述输入总线的输入端子；
解密电路，其耦合到所述安全电路的所述输入端子及所述输入总线，所述解密电路经配置以解密沿着所述输入总线提供的输入数据且将所述经解密输入数据提供到所述安全电路。
11.根据权利要求10所述的设备，其进一步包括：
包装器指令寄存器，其经配置以在作用时存储沿着所述输入总线接收的信息；
解码器电路，其经配置以基于所述包装器指令寄存器中的所述经存储信息提供选择信号，其中信息在所述选择信号被提供时经存储于所述安全电路中。
12.根据权利要求10所述的设备，其中所述安全电路是耦合到存储器的至少一个安全电路的安全包装器数据寄存器，且其中所述不安全电路是耦合到存储器的至少一个不安全电路的不安全包装器数据寄存器。
13.根据权利要求12所述的设备，其中所述存储器是高带宽存储器，且其中所述接口总线将所述高带宽存储器的接口裸片耦合到主机装置。
14.根据权利要求10所述的设备，其中所述解密电路包括随机数发生器，所述随机数发生器经配置以提供随机数序列，且其中所述输入数据基于所述随机数序列来解密。
15.一种设备，其包括：
安全电路，其具有耦合到输出总线的输出端子；
不安全电路，其具有耦合到所述输出总线的输出端子；
加密电路，其定位于所述安全电路的所述输出端子与所述输出总线之间，所述加密电路经配置以加密在所述安全电路的所述输出端子处提供的输出信息及沿着所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。