用于处理结构中非投递式存储器写入事务的方法、装置和系统制造方法及图纸

在一个实施例中，片上系统包括第一端点，用于向存储器发出非投递式存储器写入事务；及基于外围部件互连(PCI)的结构，所述结构包括控制逻辑，用于将非投递式存储器写入事务引导到存储器，从存储器接收非投递式存储器写入事务的完成，并将完成路由到第一端点。说明并要求保护了其他实施例。

【技术实现步骤摘要】
用于处理结构中非投递式存储器写入事务的方法、装置和系统本申请为分案申请，其原申请是于2019年5月28日(国际申请日为2017年11月20日)向中国专利局提交的专利申请，申请号为201780073628.6，专利技术名称为“用于处理结构中非投递式存储器写入事务的方法、装置和系统”。
实施例涉及通信，更具体而言，涉及集成电路中的通信。
技术介绍
高性能和低功率段中的主流处理器芯片正越来越多地集成诸如图形、显示引擎、安全引擎等的附加功能。由于服务器、台式机、移动电话、嵌入式、超移动和移动互联网设备部分的不同要求，此类设计高度细分。不同的市场寻求使用单芯片片上系统(SoC)解决方案，该解决方案将处理器内核、存储器控制器、输入/输出控制器和其他段特定加速元件中的至少一些组合到单个芯片上。然而，由于难以在单个管芯上集成不同的知识产权(IP)块，因此聚集这些特征的设计出现得很慢。之所以尤其会如此，是因为IP模块可以具有各种要求和设计唯一性，并且可能需要许多专用线、通信协议等以使它们能够并入SoC中。结果，开发的每个SoC或其他高级半导体器件本文档来自技高网...

【技术保护点】
1.一种装置，包括：/n耦合到存储器的设备；以及/n用于耦合端点和所述设备的结构，所述结构包括控制电路，用于从所述端点接收非投递式存储器写入事务，将所述非投递式存储器写入事务引导到所述设备，从所述设备接收所述非投递式存储器写入事务的完成，并将所述完成路由到所述端点。/n

【技术特征摘要】
20161228 US 15/391,9841.一种装置，包括：
耦合到存储器的设备；以及
用于耦合端点和所述设备的结构，所述结构包括控制电路，用于从所述端点接收非投递式存储器写入事务，将所述非投递式存储器写入事务引导到所述设备，从所述设备接收所述非投递式存储器写入事务的完成，并将所述完成路由到所述端点。


2.根据权利要求1所述的装置，还包括：
所述端点，用于向所述结构发送所述非投递式存储器写入事务；以及
所述存储器。


3.根据权利要求1所述的装置，其中，所述非投递式存储器写入事务包括32位地址。


4.根据权利要求1所述的装置，其中，所述非投递式存储器写入事务包括64位地址。


5.根据权利要求1所述的装置，其中，所述完成是没有数据的完成。


6.根据权利要求1所述的装置，其中，所述装置用于阻止所述非投递式存储器写入事务越过第一投递式写入事务。


7.根据权利要求1所述的装置，其中，所述装置用于使第二非投递式存储器写入事务越过第二投递式写入事务，其中，所述第二非投递式存储器写入事务包括一组放宽的排序属性。


8.根据权利要求1所述的装置，其中，所述装置用于可选地使所述非投递式存储器写入事务能够越过非投递式读取事务。


9.至少一种计算机可读存储介质，其上存储有指令，当所述指令由机器执行时使所述机器：
在外围部件互连(PCI)兼容的结构中从端点接收非投递式存储器写入事务，所述PCI兼容的结构被布置为耦合所述端点和与存储器相关联的设备；
将所述非投递式存储器写入事务从所述PCI兼容的结构引导到所述设备；
在所述PCI兼容的结构中从所述设备接收所述非投递式存储器写入事务的完成；以及
将所述完成路由到所述端点。


10.根据权利要求9所述的计算机可读存储介质，其中，所述计算机可读存储介质上还存储有：当由所述机器执行时使所述机器接收具有32位地址的所述非投递式存储器写入事务的指令。


11.根据权利要求9所述的计算机可读存储介质，其中，所述计算机可读存储介质上还存储有：当由所述机器执行时使所述机器接收具有64位地址的所述非投递式存储器写入事务的指令。


12.根据权利要求9所述的计算机可读存储介质，其中，所述计算机可读存储介质上还存储有：当由所述机器执行时使所述机器接收包括没有数据的完成的所述完成的指令。


13.根据权利要求9所述的计算机可读存储介质，其中，所述计算机可读存储介质上还存储有：当由所述机器执行时使所述机器阻止所述非投递式存储器写入事务越过第一投递式写入...

【专利技术属性】
技术研发人员：R·P·阿德勒，R·德格鲁伊杰，S·拉克什马纳默西，R·纳加拉简，P·J·埃拉尔多，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US