一种CPLD引脚逻辑状态监测方法技术

本发明专利技术公开了一种CPLD引脚逻辑状态监测方法，该方法在连接器件并上电后，首先选择器件型号，然后获取IDCODE并判断是否正确，之后设置定时器并在定时器触发后判断是否首次触发，在首次触发时需设置SAMPLE/PRELOAD指令，否则直接获取数据并解析，最后更新界面。本发明专利技术方法通过JTAG接口获取CPLD引脚逻辑状态，局限性小，使用方便，可大幅提高调试效率，具有很高的实用价值。

【技术实现步骤摘要】
一种CPLD引脚逻辑状态监测方法
本专利技术属于硬件监测
，涉及一种CPLD引脚逻辑状态监测方法。
技术介绍
CPLD(ComplexProgrammableLogicDevice，复杂可编程逻辑器件)具有电路简单、使用方便、延时可预测等诸多优点，已经在电脑终端和工控等领域得到了广泛应用。然而不同于FPGA(Field-ProgrammableGateArray，现场可编程门阵列)，CPLD在调试时无法使用SignalTap、Chipscope等在线逻辑分析软件监测引脚逻辑状态，往往通过引线外接万用表或示波器的方式进行监测，局限性大、调试效率低，且容易导致短路等问题。
技术实现思路
(一)专利技术目的本专利技术的目的是：针对现有CPLD引脚监测方法存在的局限性大、调试效率低、容易短路等问题，提供一种CPLD引脚逻辑状态监测方法。(二)技术方案为了解决上述技术问题，本专利技术提供一种CPLD引脚逻辑状态监测方法，其包括如下步骤：步骤1，连接器件并上电；即通过JTAG下载线或JTAG直连方式本文档来自技高网...

【技术保护点】
1.一种CPLD引脚逻辑状态监测方法，其特征在于，包括如下步骤：/n步骤1，连接器件并上电；/n步骤2，选择器件型号；/n步骤3，获取IDCODE并判断是否正确；/n步骤4，设置定时器；/n步骤5，定时器触发并判断是否首次触发，如果为首次触发，则执行步骤6，否则跳过步骤6，直接执行步骤7；/n步骤6，设置SAMPLE/PRELOAD指令；/n步骤7，获取数据并解析；/n步骤8，更新界面。/n

【技术特征摘要】
1.一种CPLD引脚逻辑状态监测方法，其特征在于，包括如下步骤：
步骤1，连接器件并上电；
步骤2，选择器件型号；
步骤3，获取IDCODE并判断是否正确；
步骤4，设置定时器；
步骤5，定时器触发并判断是否首次触发，如果为首次触发，则执行步骤6，否则跳过步骤6，直接执行步骤7；
步骤6，设置SAMPLE/PRELOAD指令；
步骤7，获取数据并解析；
步骤8，更新界面。


2.如权利要求1所述的CPLD引脚逻辑状态监测方法，其特征在于，所述步骤1中，连接器件并上电包括：通过JTAG下载线或JTAG直连方式将控制设备与CPLD器件相连，并为控制设备和CPLD器件上电。


3.如权利要求2所述的CPLD引脚逻辑状态监测方法，其特征在于，所述步骤1中，当控制设备为电脑时，通过JTAG下载线连接CPLD器件，当控制设备为处理器或逻辑器件时，通过JTAG直连方式连接CPLD器件；JTAG直连方式即处理器或逻辑器件的受控引脚直接连到或通过增加驱动或隔离的方式连到CPLD的JTAG引脚上。


4.如权利要求3所述的CPLD引脚逻辑状态监测方法，其特征在于，所述步骤1中，选择器件型号即用户选择CPLD器件的具体型号。


5.如权利要求4所述的CPLD引脚逻辑状态监测方法，其特征在于，所述步骤3中，获取IDCODE，即控制设备通过指令寄存器IR设置IDCODE指令，并通过数据寄存器DR获取IDCODE数据；判断是否正确，即判断获取的IDCODE与步骤2中已选器件型号的IDCO...

【专利技术属性】
技术研发人员：全浩军，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：天津;12