一种设置于芯片的电源引脚（１５）和芯片的内部电路（９）之间的片上接口电路（７；图２），其检测内部电路的电流负载（Ｉ↓［ＬＯＡＤ］）并提供一补充电流吸收（Ｉ↓［ＸＳ］）以使在电源引脚处可见的总的电流需量（Ｉ↓［ＳＵＰＰＬＹ］）大体不变，即使内部电路的负载变化。检测内部负载是通过一具有两个并行分支的探测器级（２００）来实现的，每一分支具有一电阻器（Ｒ１；Ｒ２），一检测晶体管（Ｍ３，Ｍ６），及一电流镜器件（Ｍ４，Ｍ５；Ｍ７，Ｍ８），它们一起产生一作为控制电压输出（Ｖ↓［ＳＥＮＳＥ］）的电压降，其使内部负载与一恒定基准电流（Ｉ↓［ＲＥＦ］）相关联。补充电流吸收是以一晶体管（Ｍ９）的形式实行，其于不饱和下在其线性区域内工作，而其栅极耦合成接收该检测器级的控制电压输出。
On chip power interface with load independent current demand
A set of power pins on the chip (15) and the internal circuit chip (9) between the chip interface circuit (7; 2), the detection circuit of current load (I: LOAD) and provide a supplement to current absorption (I: XS) to the total current the visible in the power supply pin demand (I: SUPPLY) roughly the same, even if the load changes in the internal circuit. Detection of internal load through a parallel branch with two detector grade (200) to achieve, each branch has a resistor (R1; R2), a detection transistor (M3, M6), and a current mirror device (M4, M5; M7, M8), which together produce a voltage as control output (V: SENSE) the voltage drop, the internal load and a constant current reference (I: REF) associated. Additional current absorption is implemented in the form of a transistor (M9) that operates in its linear region under saturation and whose gate is coupled to receive the control voltage output of the detector stage.
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种将一集成电路的电源引脚与其某些内部电路相连接的接口电路，本专利技术尤其涉及一种特别适于降低在电源引脚上的电源电流变化以用于该些要求不受差分功率分析攻击的影响的保密集成电路的接口电路。
技术介绍
大多数集成电路根据工作状况自其电源汲取变量的电流，例如，施加于一嵌入式闪存存储器的编程模式字线驱动器的组合模块的电流在任何时候都将随着可编程字数的数目而改变。在大多数集成电路中，这将是有益的，因为这是根据需要从电源仅仅汲取所需量的电流，从而使功耗最小化。然而，当一芯片上的数据必须保密时，电源电流的变化就将成为问题。保密产品包含机密和加密的内部数据，包括密钥，其不能泄露给未经许可的一方，差分功率分析(Differential power analysis DPA)是一种通过在外部监控一芯片的电源电流以找出其与数据相关的变化以间接地揭示该芯片的内部数据的技术。为了提供一可抵御DPA攻击的高度免疫力，就希望在所述电源引脚的电流变化大体独立于芯片内的与数据相关的电流需量或电流负载。可能的话，这应该在不会增加多于所必需的功耗下完成。
技术实现思路
本专利技术为一种接口电路，其设置在一设在接口输入的电源引脚和一与接口输出耦合的保密数据电路之间，所述接口电路的操作方法为提供一可控的补充负载或电流吸收器以致于尽管负载通过该保密数据电路发生与数据相关的变化，在电源引脚所见的总电流需量仍大体不变。该接口电路包括一基准电流级、一电压检测器级以及一由电压检测器级控制的补充负载级。该基准电流级产生一用于该电压检测器级的工作电流基准。该电压检测器级包括两个分支，各自具有一电阻器、一检测晶体管和一在所述接口电路的输入和接地之间耦合的电流镜器件。在每一支路中的电流镜器件的栅极皆与该基准电流级中的一匹配器件相耦合，以使通过每一分支的电流反映该基准电流。在两个分支中的检测晶体管和电阻器构成一差分放大器，将在接口输出处的电流负载中的任何变化转换成一控制一补充负载晶体管的检测电压。大体上，内部电路的电流负载可作为一跨越该第二支路中的电阻器的输出阻抗的电压降来检测，其可参照为一恒定基准电流的跨越该第一分支中的比例电阻器的对应的电压降。该补充负载晶体管的栅极耦合成接收自该电压检测级的控制电压，并于不饱和下在其线性区域内工作以吸收内部电路所不需要的额外电流，使得内部电路及补充负载晶体管所需的总电流大体恒定在一由补充负载晶体管于饱和下作最大导通时限定的极限值上。附图说明图1所示为一具有一根据本专利技术的接口电路的集成电路的方框图。图2所示为本专利技术的一示范性且其输入与一电流引脚耦合而其输出则与其所结合的片上电路的其余部分耦合的电源接口电路的电路示意图。具体实施例方式参照图1，所示为一使用一根据本专利技术的接口电路7的集成电路3。该接口电路7设置在该集成电路的一电源(PS)引脚5和一内部电路9之间。该内部电路9的典型特征为具有一取决于工作状况的可变电流负载，诸如该内部电路9正作用于内部数据。该内部电路9可以包括例如内嵌存储器。于是，电流负载中的与数据相关的变化可来自该些对该存储器进行存取以作读出或编程的操作，在保密的装置中，负载变化不应在电源引脚5处显而易见。本专利技术的接口电路7确保集成电路通过电源引脚5汲取的电流大体不变，而不管内部电路9的任何负载变化。参照图2，所示为一根据本专利技术的接口电路的示范性实施例。该接口电路的一输入线11与一在一输入电压VIN的电源线耦合并且汲取一限定为大体恒定的电源电流ISUPPLY，其一般不超过大约1mA。该接口电路在一与片上电路的其余部分耦合的输出线13上提供一电源电压VOUT，该片上电路可以为一具有打算维持保密的嵌入式内部数据的保密数据电路。根据工作状况，该片上电路可以从线13汲取变量的电流ILOAD。如果该可变的电流负载ILOAD无论怎样都会与数据相关联，那么很重要的是，该负载的变化不可在该电源引脚处显现，，因其可被分析来揭示与该内部机密数据有关的信息。该接口电路具有三个主要部分或级100，200和300。一基准电流级100包括一提供一工作电流基准IREF的恒定电流源20以及一对用于接收该基准电流IREF的电流镜器件M1和M2。这里可使用任何已知及用于集成电路的恒定电流源20。其可与一相同的或不同的电源引脚耦合并从之汲取恒定的电流，通常约为10uA左右。电流镜器件M1和M2的导电路径在电流源20和接地之间串联，而器件M1和M2的栅极皆与电流源20和器件M1的漏极耦合。一电压检测器级200包括一具有一第一电阻器R1和晶体管M3，M4及M5的左分支，它们在接口电路的输入线11和接地之间串联耦合并且传送一第一电流I1。该电压检测器级200还包括一具有一第二电阻器R2和晶体管M6，M7及M8的右分支，它们在接口电路的输入线11和接地之间串联耦合，并在M6和接地之间传送一第二电流I2。电阻器R1和R2的典型阻抗比R1/R2可在10及约100之间。低的输出阻抗R2预定为使接口电路的输入线11和输出线13之间的电压降最小化。检测晶体管M3和M6都是P沟道器件，它们的栅极与第一分支中的晶体管M3的漏极在器件M3和M4之间耦合。N沟道晶体管M1，M2，M4，M5，M7及M8的栅极都连在一起。晶体管M1，M4，M7的阈值电压比相应的晶体管M2，M5及M8的低。(晶体管M1，M4及M7并非强制使用，但其可使结果作二级改进。)流过晶体管M4，M5，M7及M8的电流I1和I2反映了该基准电流IREF。该电压检测器级200在其第二分支的电阻器R2和晶体管M6之间与接口电路的输出线13耦合。该电压检测器级200在一设置于晶体管M6及M7之间的级输出线15处产生一检测电压VSENSE。正如将在下面详述那样，当该内部电路所汲取的负载电流比较小时，由级200产生的检测电压VSENSE将处于一相对较高的电位，而当负载电流较大时，则该检测电压将处于一相对较低的电位。该接口电路的第三级300为一由电压检测器级200控制的补充负载。该第三级300包括一在接口电路的输出线13和接地之间的n沟道晶体管M9，其栅极与第二级200的输出线15耦合以接收该检测电压VSENSE。晶体管M9使一可变的电流IXS传导。该可变的电流IXS取决于该检测电压VSENSE。该补充的电流IXS可平衡该负载电流ILOAD，以致于该两个电流的和可保持恒定。接口电流的操作可通过一分析来理解，此分析显示该内部电路通过输出线13汲取的负载电流ILOAD是怎样在大体上对在输入线11处的流经该电源引脚的电源电流ISUPPLY全无影响。为便于分析，可假定P沟道晶体管M3及M6，n沟道晶体管M2，M5，M8，以及(可选用的)低阈值晶体管M1，M4及M7皆完全匹配。制造时产生的轻微失配是容许的。还可假定晶体管M1至晶体管M8都是饱和的。然而，为了获得最佳的结果，晶体管M9应该在其线性区域工作并且不应该饱和，除非ILOAD等于或接近于该工作中的通过接口电路汲取功率的内部电路的最低的有效电流需量。在电阻器R1及P沟道晶体管M3之间的左分支中的电位指定为VOUTREF，在电阻器R2及P沟道晶体管M6之间的右分支中的相应电位为在接口电路的输出线13上的电位VOUT。接口电路的电源输入线11上的电位指定为VIN。本文档来自技高网...
【技术保护点】
一种适用于一电源引脚和一具有可变负载的内部电路之间的接口电路，所述接口电路在所述电源引脚提供一大体与负载无关的电流需量，所述接口电路包括：检测部件，其分别以一接口输入和一接口输出与所述电源引脚和所述内部电路耦合，以检测所述内部电路的 一电流负载及产生一与所述电流负载对应的控制电压；以及电流吸收部件，其响应于所述控制电压，以吸收与所述内部电路的所述电流负载成反比关系的额外的电流，以致于所述内部电路及所述电流吸收部件的总的电流需量至少大体不变直到所述电流吸收部件饱和 。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：MT维齐，
申请(专利权)人：爱特梅尔股份有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。