一种恒流驱动芯片及多芯片并联的LED驱动电路制造技术

本实用新型专利技术公开了一种恒流驱动芯片及多芯片并联的LED驱动电路，所述LED驱动电路包括所述恒流驱动芯片，所述恒流驱动芯片外部设置有方形封装壳体，所述方形封装壳体的其中两边分别设置有信号输入引脚和信号输出引脚，所述方形封装壳体的其中一边设置有电源引脚；所述方形封装壳体的内部设置有缓冲电路和恒流电路，所述缓冲电路的电源输入端连接恒流电路，所述缓冲电路的信号输入端连接信号输入引脚或恒流电路，所述缓冲电路的信号输出端连接信号输出引脚；所述缓冲电路的信号输入端接收的信号和信号输出端输出的信号相同，通过在恒流驱动芯片的内部设置缓冲电路，能够减小LED驱动电路的外部跳线电阻，并在使用高压电源时降低功耗。

【技术实现步骤摘要】
一种恒流驱动芯片及多芯片并联的LED驱动电路
本技术涉及LED
，特别涉及一种恒流驱动芯片及多芯片并联的LED驱动电路。
技术介绍
通常单颗LED驱动芯片的驱动能力有限，需要输出大功率时则需要多颗芯片并联。此时每颗芯片都需要独立的外围电路(图1中Rh1、Rh2、Rh3和Rl1、Rl2、Rl3)，增加了成本，而且每一路外围电路都会损失功耗，降低系统效率；通常的改进方案是把多颗芯片的信号脚接到同一组外围电路中，如图2。但是大功率LED灯电路板都是使用单面金属走线的铝基板，这样就会使得信号线之间出现交叉，此时会使用跳线电阻(图2中的J1、J2)，因此外围电路减少有限。而且同一组外围电路驱动的芯片增加，为了满足驱动能力的要求，会保持电阻比例不变的情况下减少阻值，因此损失的功耗也没有得到改善。因而现有技术还有待改进和提高。
技术实现思路
本技术的目的在于提供一种恒流驱动芯片及多芯片并联的LED驱动电路，能够有效减少外部跳线电阻并在使用高压电源时降低功耗。为了达到上述目的，本技术采取了以下技术方案：一种恒流驱动芯片，所述恒流驱动芯片的外部设置有方形封装壳体，所述方形封装壳体的其中两边分别设置有信号输入引脚和信号输出引脚，所述方形封装壳体的其中一边设置有电源引脚；所述方形封装壳体的内部设置有缓冲电路和恒流电路，所述缓冲电路的电源输入端连接所述恒流电路，所述缓冲电路的信号输入端连接所述信号输入引脚或所述恒流电路，所述缓冲电路的信号输出端连接所述信号输出引脚；所述缓冲电路的信号输入端接收的信号和信号输出端输出的信号相同。所述的恒流驱动芯片中，所述缓冲电路包括运算放大器，所述运算放大器的正相输入端连接所述信号输入引脚或所述恒流电路，所述运算放大器的反相输入端和输出端连接所述信号输出引脚，所述运算放大器的电源输入端连接所述恒流电路。所述的恒流驱动芯片中，所述缓冲电路包括第一开关管、第二开关管、第三开关管和第四开关管；所述第一开关管的控制端和所述第二开关管的控制端均连接所述信号输入引脚，所述第一开关管的第一连接端连接所述第二开关管的第一连接端、所述第三开关管的控制端和所述第四开关管的控制端，所述第一开关管的第二连接端和所述第三开关管的第二连接端均连接所述恒流电路，所述第二开关管的第二连接端和所述第四开关管的第二连接端均接地，所述第三开关管的第一连接端和所述第四开关管的第一连接端均连接所述信号输出引脚。所述的恒流驱动芯片中，所述信号输入引脚接收的信号为模拟信号。所述的恒流驱动芯片中，所述信号输入引脚接收的信号为数据信号。一种多芯片并联的LED驱动电路，包括外围电路、LED灯串、供电电路和至少一个上述的恒流驱动芯片；所述外围电路连接其中一个所述恒流驱动芯片的信号输入引脚，所述恒流驱动芯片的信号输出引脚依次与下一个所述恒流驱动芯片的信号输入引脚连接，且最后一个所述恒流驱动芯片的信号输出引脚空置；所述LED灯串的输出端连接所述恒流电路，所述LED灯串的输入端连接所述供电电路。所述的多芯片并联的LED驱动电路中，所述外围电路包括分压采样单元，所述分压采样单元连接所述供电电路和所述恒流驱动芯片的信号输入引脚；所述分压采样单元用于对所述供电电路输出的供电电压进行分压采样后输出电压信号至所述恒流驱动芯片。所述的多芯片并联的LED驱动电路中，所述外围电路包括调光控制器，所述调光控制器连接所述恒流驱动芯片的信号输入引脚；所述调光控制器用于输出PWM信号至所述恒流驱动芯片。相较于现有技术，本技术提供了一种恒流驱动芯片及多芯片并联的LED驱动电路，所述LED驱动电路包括所述恒流驱动芯片，所述恒流驱动芯片外部设置有方形封装壳体，所述方形封装壳体的其中两边分别设置有信号输入引脚和信号输出引脚，所述方形封装壳体的其中一边设置有电源引脚；所述方形封装壳体的内部设置有缓冲电路和恒流电路，所述缓冲电路的电源输入端连接恒流电路，所述缓冲电路的信号输入端连接信号输入引脚或恒流电路，所述缓冲电路的信号输出端连接信号输出引脚；所述缓冲电路的信号输入端接收的信号和信号输出端输出的信号相同，通过在恒流驱动芯片的内部设置缓冲电路，能够减小LED驱动电路的外部跳线电阻，并在使用高压电源时降低功耗。附图说明图1和图2为现有的LED驱动电路的电路原理图；图3为本技术提供的多芯片并联的LED驱动电路的结构框图；图4为本技术提供的恒流驱动芯片的结构框图；图5、图6和图7为本技术提供的恒流驱动芯片中缓冲电路与信号输入引脚和信号输出引脚的连接示意图；图8为本技术提供的多芯片并联的LED驱动电路中第一实施例的电路原理图；图9为本技术提供的多芯片并联的LED驱动电路中第二实施例的电路原理图；图10为本技术提供的多芯片并联的LED驱动电路中第一实施例和第二实施例的缓冲电路的原理图；图11为本技术提供的多芯片并联的LED驱动电路中第三实施例的电路原理图；图12为本技术提供的多芯片并联的LED驱动电路中第三实施例的缓冲电路的原理图。具体实施方式本技术的目的在于提供一种恒流驱动芯片及多芯片并联的LED驱动电路，能够有效减少外部跳线电阻并在使用高压电源时降低功耗。为使本技术的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本技术进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本技术，并不用于限定本技术。请一并参阅图3、图4和图5，本技术提供的一种多芯片并联的LED驱动电路，包括外围电路100、LED灯串200、供电电路300和至少一个恒流驱动芯片400，所述恒流驱动芯片400的外部设置有方形封装壳体10，所述方形封装壳体10的其中两边分别设置有信号输入引脚11和信号输出引脚12，所述方形封装壳体10的其中一边设置有电源引脚13；所述封装壳体的内部设置有缓冲电路410和恒流电路420。所述外围电路100连接其中一个所述恒流驱动芯片400的信号输入引脚11，所述恒流驱动芯片400的信号输出引脚12依次与下一个所述恒流驱动芯片400的信号输入引脚11连接，且最后一个所述恒流驱动芯片400的信号输出引脚12空置；所述LED灯串200的输出端连接所述恒流电路420，所述LED灯串200的输入端连接所述供电电路300；所述缓冲电路410的电源输入端连接所述恒流电路420，所述缓冲电路410的信号输入端连接所述信号输入引脚11或所述恒流电路420，所述缓冲电路410的信号输出端连接所述信号输出引脚12；若所述缓冲电路410的输入端连接所述恒流电路420时，此时所述恒流电路420还连接所述信号输入引脚11，因所述信号出入引脚和信号输出引脚12分别设置在所述方形封装壳体10的两边，那么对应的所述缓冲器的输入和输出是从所述方形封装壳体10的不同方向引出的，具体地，如图5、图6和图7所示。其中，所述供电电路300用于为各本文档来自技高网...

【技术保护点】
1.一种恒流驱动芯片，其特征在于，所述恒流驱动芯片的外部设置有方形封装壳体，所述方形封装壳体的其中两边分别设置有信号输入引脚和信号输出引脚，所述方形封装壳体的其中一边设置有电源引脚；所述方形封装壳体的内部设置有缓冲电路和恒流电路，所述缓冲电路的电源输入端连接所述恒流电路，所述缓冲电路的信号输入端连接所述信号输入引脚或所述恒流电路，所述缓冲电路的信号输出端连接所述信号输出引脚；所述缓冲电路的信号输入端接收的信号和信号输出端输出的信号相同。/n

【技术特征摘要】
1.一种恒流驱动芯片，其特征在于，所述恒流驱动芯片的外部设置有方形封装壳体，所述方形封装壳体的其中两边分别设置有信号输入引脚和信号输出引脚，所述方形封装壳体的其中一边设置有电源引脚；所述方形封装壳体的内部设置有缓冲电路和恒流电路，所述缓冲电路的电源输入端连接所述恒流电路，所述缓冲电路的信号输入端连接所述信号输入引脚或所述恒流电路，所述缓冲电路的信号输出端连接所述信号输出引脚；所述缓冲电路的信号输入端接收的信号和信号输出端输出的信号相同。


2.根据权利要求1所述的恒流驱动芯片，其特征在于，所述缓冲电路包括运算放大器，所述运算放大器的正相输入端连接所述信号输入引脚或所述恒流电路，所述运算放大器的反相输入端和输出端连接所述信号输出引脚，所述运算放大器的电源输入端连接所述恒流电路。


3.根据权利要求1所述的恒流驱动芯片，其特征在于，所述缓冲电路包括第一开关管、第二开关管、第三开关管和第四开关管；所述第一开关管的控制端和所述第二开关管的控制端均连接所述信号输入引脚，所述第一开关管的第一连接端连接所述第二开关管的第一连接端、所述第三开关管的控制端和所述第四开关管的控制端，所述第一开关管的第二连接端和所述第三开关管的第二连接端均连接所述恒流电路，所述第二开关管的第二连接端和所述第四开关管的第二连接端均接地，所述第三开关管的第一连接端...

【专利技术属性】
技术研发人员：麦炎全，王文攀，王前前，
申请(专利权)人：深圳市晟碟半导体有限公司，
类型：新型
国别省市：广东;44