一种非流水单元多周期同指令执行的处理电路及方法技术

本发明专利技术涉及一种非流水单元多周期同指令执行的处理电路及方法。本发明专利技术的处理电路包括输入缓存单元、非流水单元、缓冲控制单元和输出缓存单元，其中：输入缓存单元分别与非流水单元和缓冲控制单元连接；非流水单元分别与输入缓存单元、缓冲控制单元和输出缓存单元连接；缓冲控制单元分别与输入缓存单元、非流水单元和输出缓存单元连接；输出缓存单元分别与非流水单元和缓冲控制单元连接。本发明专利技术方便了在多周期同指令下发时非流水单元执行状态的统计，也保证了与其他流水单元执行处理的相对一致性。

【技术实现步骤摘要】
一种非流水单元多周期同指令执行的处理电路及方法
本专利技术属于计算机图形处理硬件领域，涉及一种非流水单元多周期同指令执行的处理电路及方法。
技术介绍
针对统一染色阵列中多周期同指令下发时，指令对应的执行功能单元实现的多样性，有流水的、阻塞非流水的，非阻塞非流水的现有技术，存在着不同执行单元执行方式不同带来的执行状态统计复杂问题。
技术实现思路
本专利技术为解决
技术介绍
中存在的上述技术问题，而提供一种非流水单元多周期同指令执行的处理电路及方法，方便了在多周期同指令下发时非流水单元执行状态的统计，也保证了与其他流水单元执行处理的相对一致性。本专利技术的技术解决方案是：本专利技术为一种非流水单元多周期同指令执行的处理电路，其特殊之处在于：所述处理电路包括输入缓存单元、非流水单元、缓冲控制单元和输出缓存单元，其中：输入缓存单元分别与非流水单元和缓冲控制单元连接，对外部输入的n个周期的指令数据进行n级缓存，然后通过缓冲控制单元的运算次数将指令数据分n次输出给非流水单元，将第一次指令运算使能信号输出给缓冲控制单元；...

【技术保护点】
1.一种非流水单元多周期同指令执行的处理电路，其特征在于：所述处理电路包括输入缓存单元、非流水单元、缓冲控制单元和输出缓存单元，其中：/n所述输入缓存单元分别与非流水单元和缓冲控制单元连接，对外部输入的n个周期的指令数据进行n级缓存，然后通过缓冲控制单元的运算次数将指令数据分n次输出给非流水单元，将第一次指令运算使能信号输出给缓冲控制单元；/n所述非流水单元分别与输入缓存单元、缓冲控制单元和输出缓存单元连接，完成输入缓存单元给出的指令数据的运算功能，运算周期为m，将运算结果输出给输出缓存单元，将运算结果有效信号输出给缓冲控制单元；/n所述缓冲控制单元分别与输入缓存单元、非流水单元和输出缓存单元...

【技术特征摘要】
1.一种非流水单元多周期同指令执行的处理电路，其特征在于：所述处理电路包括输入缓存单元、非流水单元、缓冲控制单元和输出缓存单元，其中：
所述输入缓存单元分别与非流水单元和缓冲控制单元连接，对外部输入的n个周期的指令数据进行n级缓存，然后通过缓冲控制单元的运算次数将指令数据分n次输出给非流水单元，将第一次指令运算使能信号输出给缓冲控制单元；
所述非流水单元分别与输入缓存单元、缓冲控制单元和输出缓存单元连接，完成输入缓存单元给出的指令数据的运算功能，运算周期为m，将运算结果输出给输出缓存单元，将运算结果有效信号输出给缓冲控制单元；
所述缓冲控制单元分别与输入缓存单元、非流水单元和输出缓存单元连接，通过非流水单元的运算结果有效信号得出运算次数，n个运算完成信号，通过运算次数与输入缓存单元的第一次指令运算使能信号产生指令运算使能信号，并输出给非流水单元；
所述输出缓存单元分别与非流水单元和缓冲控制单元连接，根据缓冲控制单元的n个运算完成信号分别对非流水单元的运算结果进行n级缓存，在第n次运算结束的最后n拍输出运算结果有效信号，有效n个周期，同时n次的运算结果一起输出。


2.根据权利要求1所述的非流水单元多周期同指令执行的处理电路，其特征...

【专利技术属性】
技术研发人员：牛少平，田泽，魏艳艳，郝冲，许宏杰，王绮卉，
申请(专利权)人：西安翔腾微电子科技有限公司，
类型：发明
国别省市：陕西;61