一种高频双极晶体管制备方法技术

本发明专利技术的一种高频双极晶体管制备方法涉及一种带有外置基区结构的双极晶体管制造方法，目的是为了克服在现有的双极晶体管结构基础上降低器件Vcesat时，影响器件BVCBO的问题，方法如下：制成重掺杂N型阱区，该重掺杂N型阱区贯穿N型外延层，且底部插入N型埋层；使用光刻胶将表面浅槽处的重掺杂N型阱区覆盖，再通过光刻胶和氧化硅阻挡，在重掺杂N阱的两侧做P+外基区的倾斜注入，且使重掺杂N阱与P+外基区达到电荷平衡；对基区进行快速热退火，使得多晶硅

【技术实现步骤摘要】
一种高频双极晶体管制备方法


[0001]本专利技术涉及一种晶体管的制造方法，具体涉及一种带有外置基区结构的双极晶体管制造方法。

技术介绍

[0002]起源于1948年专利技术的点接触晶体三极管，50年代初发展成结型三极管即现在所称的双极型晶体管。双极型晶体管有两种基本结构：PNP型和NPN型。在这3层半导体中，中间一层称基区，外侧两层分别称发射区和集电区。当基区注入少量电流时，在发射区和集电区之间就会形成较大的电流，这就是晶体管的放大效应。
[0003]并且双极晶体管中，电子和空穴同时参与导电。同场效应晶体管相比，双极型晶体管开关速度慢，输入阻抗小，功耗大。单双极型晶体管体积小、重量轻、耗电少、寿命长、可靠性高，已广泛用于广播、电视、通信、雷达、计算机、自控装置、电子仪器、家用电器等领域，起放大、振荡、开关等作用。
[0004]但如图1～图8所示，目前的双极晶体管结构中，电子扩散通过基区后，必须要在垂直方向上经过整个N型外延层，才能被N型埋层收集，之后再通过N阱被集电极收集。
[0005]而实际中，为维持器件较高的BVCBO(集电结的击穿电压)，必须要将N型外延层浓度做得较淡，此时，在N型外延层的电子运动路径上的电阻较大，器件的Vcesat(饱和时基极
‑
发射极间压降)很高。可是若要降低器件的Vcesat，则必须要将N型外延层电阻率降低，此时器件的BVCBO又会受到影响。

技术实现思路

[0006]本专利技术的目的是为了克服在现有的双极晶体管结构基础上降低器件Vcesat时，影响器件BVCBO的问题，提供了一种高频双极晶体管制备方法。
[0007]本专利技术的一种高频双极晶体管制备方法，方法具体步骤如下：
[0008]步骤一、在P衬底上制作隔离沟槽、N型埋层、N型外延层和深N阱；
[0009]步骤二、制成重掺杂N型阱区，该重掺杂N型阱区贯穿N型外延层，且底部插入N型埋层；
[0010]步骤三、在N型外延层的上表面制成有源区；
[0011]步骤四、在N型外延层和有源区的上表面自下向上依次沉积多晶硅
‑
1和表面氧化硅；
[0012]步骤五、对表面氧化硅和多晶硅
‑
1进行光刻及刻蚀，将部分表面氧化硅及多晶硅
‑
1去除，露出有源区的部分上表面和N型外延层的部分上表面；且重掺杂N型阱区的上表面位于该N型外延层的部分上表面中；
[0013]步骤六、通过氧化硅阻挡，对N型外延层做自对准沟槽刻蚀形成表面浅槽，表面浅槽的深度与晶体管基区的深度相同；
[0014]步骤七、使用光刻胶将表面浅槽处的重掺杂N型阱区覆盖，再通过光刻胶和氧化硅
阻挡，在重掺杂N阱的两侧做P+外基区的倾斜注入，且使重掺杂N阱与P+外基区达到电荷平衡；
[0015]步骤八、对基区进行快速热退火，使得多晶硅
‑
1内的P型杂质进入到N型外延层，形成P型的基区接触区，基区接触区与P+外基区连接；并且，基区接触区的浓度要大于P+外基区的浓度；
[0016]步骤九、在表面浅槽内填充P型轻掺杂外延，并对P型轻掺杂外延进行外延层回刻形成P
‑
基区；
[0017]步骤十、进行隔离侧墙、多晶硅发射极以及金属电极等的制作，完成晶体管的制备。
[0018]进一步地，重掺杂N型阱区的掺杂浓度为1E15/cm3～3E15/cm3。
[0019]进一步地，多晶硅
‑
1的注入离子为B，注入能量为30～80KeV，注入剂量为2E15/cm3～4E15/cm3，厚度为
[0020]进一步地，表面氧化硅的厚度为
[0021]进一步地，表面浅槽的深度为
[0022]进一步地，P+外基区的注入离子为BF2，注入能量为20～40KeV，且该P+外基区的注入剂量为重掺杂N阱注入剂量的一半。
[0023]进一步地，对基区进行快速热退火的温度为950～1050℃，时间为20～30min。
[0024]本专利技术的有益效果是：
[0025]本专利技术的一种高频双极晶体管制备方法工艺流程简单，与现有的工艺兼容，易实现；
[0026]在电子通过扩散穿过基区后，会马上被重掺杂N阱收集，由于重掺杂N阱电阻率很低，大幅降低电子运动路径电阻，大幅降低器件的Vcesat；
[0027]同时，在重掺杂N阱两侧，设置有P+外基区，当集电极
‑
基极反偏时，此外基区可以与重掺杂N阱实现全部耗尽，通过形成的耗尽高阻层保护P
‑
基区，承担集电极的反偏电压，从而提升集电极
‑
基极之间的耐压。
[0028]即在保证器件BVCBO的前提下，降低了器件的Vcesat。
附图说明
[0029]图1为现有的双极晶体管主要形成工艺的步骤1的原理示意图；
[0030]图2为现有的双极晶体管主要形成工艺的步骤2的原理示意图；
[0031]图3为现有的双极晶体管主要形成工艺的步骤3的原理示意图；
[0032]图4为现有的双极晶体管主要形成工艺的步骤4的原理示意图；
[0033]图5为现有的双极晶体管主要形成工艺的步骤5的原理示意图；
[0034]图6为现有的双极晶体管主要形成工艺的步骤6的原理示意图；
[0035]图7为现有的双极晶体管主要形成工艺的步骤7的原理示意图；
[0036]图8为现有的双极晶体管主要形成工艺的步骤8的原理示意图；
[0037]其中，图1～图8中的附图标记为：1
‑
氧化硅，2
‑
光刻胶，3
‑
多晶硅
‑
1，4
‑
基区结，5
‑
发射极多晶；c
‑
集电极，b
‑
基极，e
‑
发射极；
[0038]图9为实施方式一的一种高频双极晶体管制备方法中步骤一的原理示意图；
[0039]图10为实施方式一的一种高频双极晶体管制备方法中步骤二的原理示意图；
[0040]图11为实施方式一的一种高频双极晶体管制备方法中步骤三的原理示意图；
[0041]图12为实施方式一的一种高频双极晶体管制备方法中步骤四的原理示意图；
[0042]图13为实施方式一的一种高频双极晶体管制备方法中步骤五的原理示意图；
[0043]图14为实施方式一的一种高频双极晶体管制备方法中步骤六的原理示意图；
[0044]图15为实施方式一的一种高频双极晶体管制备方法中步骤七的原理示意图；
[0045]图16为实施方式一的一种高频双极晶体管制备方法中步骤八的原理示意图；
[0046]图17为实施方式一的一种高频双极晶体管制备方法中步骤九的原理示意图；
[0047]图18为实施方式一的一种高频双极晶体管制备方法中步骤十的原理示意图；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高频双极晶体管制备方法，其特征在于，所述方法具体步骤如下：步骤一、在P衬底上制作隔离沟槽、N型埋层、N型外延层和深N阱；步骤二、制成重掺杂N型阱区，该重掺杂N型阱区贯穿N型外延层，且底部插入N型埋层；步骤三、在N型外延层的上表面制成有源区；步骤四、在N型外延层和有源区的上表面自下向上依次沉积多晶硅
‑
1和表面氧化硅；步骤五、对表面氧化硅和多晶硅
‑
1进行光刻及刻蚀，将部分表面氧化硅及多晶硅
‑
1去除，露出有源区的部分上表面和N型外延层的部分上表面；且重掺杂N型阱区的上表面位于该N型外延层的部分上表面中；步骤六、通过氧化硅阻挡，对N型外延层做自对准沟槽刻蚀形成表面浅槽，所述表面浅槽的深度与所述晶体管基区的深度相同；步骤七、使用光刻胶将表面浅槽处的重掺杂N型阱区覆盖，再通过所述光刻胶和氧化硅阻挡，在重掺杂N阱的两侧做P+外基区的倾斜注入，且使重掺杂N阱与P+外基区达到电荷平衡；步骤八、对基区进行快速热退火，使得多晶硅
‑
1内的P型杂质进入到N型外延层，形成P型的基区接触区，所述基区接触区与P+外基区连接；并且，...

【专利技术属性】
技术研发人员：张新欣，
申请(专利权)人：汇佳网天津科技有限公司，
类型：发明
国别省市：