具有低时延和降低复杂度的免于边信道攻击而受到保护的门制造技术

本公开涉及一种具有低时延和降低复杂度的受保护免于边信道攻击的门。一种使用针对每个输入变量具有d+1份额布尔掩蔽的、受保护免于边信道攻击的掩蔽逻辑门，其中d是表示保护阶的至少等于1的整数，该门包括第一输入、第二输入和(d+1)个份额的输出，第一输入被配置为接收多个份额yj(j＝0,1,2

【技术实现步骤摘要】
具有低时延和降低复杂度的免于边信道攻击而受到保护的门


[0001]本专利技术涉及使用布尔掩蔽而免于边信道攻击(SCA)的受到保护的安全数字电路。

技术介绍

[0002]利用布尔掩蔽，被输入到数字电路的逻辑函数的每个二进制变量被划分为d+1个份额，其中d是被指定为“保护阶”的至少等于1的整数。变量的份额被随机地初始化，使得将它们异或(XOR)在一起产生该变量的原始状态。
[0003]在一个逻辑函数内，可以根据各种技术对份额进行处理，该各种技术尽力防止变量的状态从中间结果“泄漏”。一种这种技术被称作面向域的掩蔽(DOM)，该掩蔽以增加时延为代价具有相对低的复杂度，例如参见[“Domain-Oriented Masking:Compact Masked Hardware Implementations with Arbitrary Protection Order”,Hannes Gross等,2016年10月,2016ACM研讨会]。
[0004]应当注意的是，逻辑函数内的复杂度和时延问题主要是通过使用非线性门(诸如AND、NAND本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种掩蔽逻辑门，使用针对每个输入变量具有d+1个份额的布尔掩蔽而受到保护免于边信道攻击，其中d是表示保护阶的至少等于1的整数，所述门包括：第一输入，被配置为接收多个份额yj(j＝0,1,2
…
)；第二输入，被配置为接收(d+1)2个份额xi(i＝0,1,2
…
)，所述(d+1)2个份额表示由实现具有保护阶d的低时延掩蔽的门树的一个层级所输出的中间结果；以及(d+1)份额输出，通过使用面向域的掩蔽向所述第一输入和所述第二输入的份额施加所述掩蔽门的逻辑函数而获得。2.根据权利要求1所述的掩蔽门，其中所述第一输入还被配置为接收(d+1)2个份额，所述(d+1)2个份额表示由实现具有保护阶d的低时延掩蔽的门树的一个层级所输出的中间结果。3.根据权利要求1所述的掩蔽门，其中所述第一输入被配置为接收输入变量的d+1个份额。4.根据权利要求1所述的掩蔽门，具有可由矩阵表示的结构，所述矩阵具有(d+1)2个行和多个列，所述(d+1)2个行被分别分配给所述第二输入的所述份额xi，并且所述多个列被分别分配给所述第一输入的所述份额yj，所述掩蔽门结构包括：针对所述矩阵的每个单元(i,j)的相同类型的基元门，所述基元门被连接以对所述份额xi和所述份额yj进行运算；针对所述矩阵的单元子集中的每个单元(i,j)的、在独立随机比特(r0、r1、r2
…
)的群组中所选择的随机比特以及XOR门，所述XOR门被连接以将所述随机比特注入到对应基元门的输出，其中所述随机比特被选择使得任一随机比特在所述矩阵中出现偶数次；和针对所述矩阵的每个d+1行的切片的相应XOR门树，所述XOR门树从所述切片的所有单元中产生所述掩蔽...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：拉姆伯斯公司，
类型：发明
国别省市：