可降低寄生电容的ESD保护电路及降低ESD寄生电容的方法技术

本发明专利技术公开了一种可降低寄生电容的ESD保护电路，包含：至少两个单向导通组件设置于一集成电路的一输出入端点与一正电位端之间，此至少两个单向导通组件之间形成一第一连接端；至少两个单向导通组件设置于该输出入端点与一负电位端之间，此至少两个单向导通组件之间形成一第二连接端；及一电压追踪电路。此电压追踪电路的输入端电气连接至该输出入端点，且其输出端至少电气连接至该第一连接端及该第二连接端其中之一；借由使该输出入端点与该第一连接端之间或该输出入端点与该第二连接端之间有相近的电压，可降低单向导通组件的寄生电容。电容。电容。

【技术实现步骤摘要】
可降低寄生电容的ESD保护电路及降低ESD寄生电容的方法


[0001]本专利技术有关于一种电路及方法，特别是一种可降低寄生电容的ESD保护电路及一种降低ESD寄生电容的方法。

技术介绍

[0002]行动电子装置带动触控技术的蓬勃发展，已知触控屏幕的操作已无法满足使用者的悬浮手势操作需求。光学式悬浮手势侦测不仅耗费大量电力且镜头的设置有违无边框全屏显示的趋势，因此电容式悬浮手势侦测已是行动电子装置必然的选择。可是，如何正确侦测到悬浮对象造成的极微小电容变化便成为业界困难的挑战；此外，非芯片型的电容式指纹感测装置也面临相同的困境。其中，仅从触控感测电极或指纹感测电极至感测集成电路的路径上的杂散电容便是沉重的负担，特别是感测集成电路的输出入脚必备的抗静电电路存在寄生电容更是雪上加霜。本专利技术揭露一种消除ESD电路寄生电容的方法，以便正确侦测极细微电容变化。
[0003]图8所示为一已知技术的电容式触控感测装置侧视图，其包含一触控基板102A、一触控集成电路(IC) 100A、保护层140A与一显示设备150A。此触控集成电路100A安置在触控基板102A上，且触控基板102A上设置有包含多个触控感测电极110A的感测区域与多条触控走线130A。该些触控感测电极110A位在该触控基板102A靠近操作者手指F的侧面上，且各自经由对应的触控走线130A电连接至触控集成电路100A的导电连接垫PD（又可称为输出入端点，在下文中即以输出入端点叙述此导电连接垫PD）。已知的触控感测装置为免手指刮擦而伤害到该多个触控感测电极110A与多条触控走线130A，因此以保护层140A保护该等触控感测电极110A与触控走线130A，该保护层140A常为高介电系数的玻璃或塑料薄膜；当作悬浮操作时，该手指与触控感测电极110A之间存在一由C1与C2串接的触控电容。当手指接触该保护层作触控操作时，该手指与触控感测电极110A之间仅存在C1触控电容。当悬浮操作时，由于空气的介电系数远低于玻璃与塑料薄膜，且手指悬浮于保护层140A上的距离常远大于该保护层140A，故C2远小于C1，亦即手指与触控感测电极110A之间可视为仅有触控电容C2。由于上述因素，触控对象（例如用户手指）的悬浮触控电容值C2相当微小，若不能排除其他寄生电容干扰因素，则难以精确进行悬浮感应。
[0004]图1中A所示为一已知技术的静电放电(Electrostatic Discharge, ESD)保护电路的示意图，此ESD保护电路10A包含一正电位端(也可称为电源端)Vd、一负电位端(也可称为接地端)Vs、连接在正电位端Vd及输出入端点(亦即导电连接垫)PD之间的二极管Dp1，及连接在负电位端Vs及输出入端点PD之间的二极管Dn1。参见图1中B，为对应图1中A所示ESD保护电路10A的半导体实现方式示意图，如此图所示，二极管Dp1例如可由MOS晶体管Qp1实现，且MOS晶体管Qp1（例如PMOS晶体管）的闸极与汲极电连接（正向电流由源极流向汲极），以实现此二极管Dp1。此外，二极管Dn1例如可由MOS晶体管Qn1实现，且MOS晶体管Qn1（例如NMOS晶体管）的闸极与汲极电连接（正向电流由汲极流向源极），以实现此二极管Dn1。
[0005]然而在上述的ESD保护电路10A中，如图1中C所示，在正电位端Vd及输出入端点PD
之间会存在寄生电容Cp1；而在负电位端Vs及输出入端点PD之间会存在寄生电容Cn1。参见图1中D及图1中E，分别为对应图１C电路图中上半部及下半部以半导体组件实现的示意图。若以半导体制程制作此ESD保护电路10A，如图1中D所示，在n阱区n-Well的p+区p+及n+区n+（对应二极管Dp1的阳极及阴极）之间会有寄生电容Cp1。同样的，如图1中E所示，在p基板P-sub的p+区p+及n+区n+（对应二极管Dn1的阳极及阴极）之间会有寄生电容Cn1。
[0006]图1中F所示为对应图1中B中，若以MOS晶体管实现二极管的状况下的寄生电容示意图；同样的，如图1中F所示，在正电位端Vd及输出入端点PD之间会存在寄生电容Cp1；而在负电位端Vs及输出入端点PD之间会存在寄生电容Cn1。参见图1中G及图1中H，分别为对应图1中F电路图中上半部及下半部以半导体组件实现的示意图。若以半导体制程制作此ESD保护电路10A且以MOS晶体管实现单向导通装置，如图1中G所示，在n阱区n-Well的p+区p+及n+区n+（分别对应PMOS晶体管的源极、与门极与汲极之间短路的接点）之间会有寄生电容Cp1。同样的，如图1中H所示，在p基板P-sub的p+区p+及n+区n+（分别对应闸极与汲极之间短路的接点、及NMOS晶体管的源极）之间会有寄生电容Cn1。
[0007]参见图2中A及B，分别说明已知ESD保护电路10A的另一种实施方式。图2中A所示实施例类似图1中A所示实施例，但是分别在正电位端Vd与输出入端点PD之间、及负电位端Vs与输出入端点PD之间更多设立一个单向导通组件，例如分别设立二极管Dp2及二极管Dn2。图2中B所示类似图1中B所示实施例，但是也分别在正电位端Vd与输出入端点PD之间、及负电位端Vs与输出入端点垫PD之间更多设立一个单向导通组件，例如分别设立MOS晶体管Qp2及MOS晶体管Qn2。同样地，图2中C类似图1中C所示，绘示出正电位端Vd及输出入端点PD之间会的寄生电容Cp1及Cp2；在负电位端Vs及输出入端点PD之间存在的寄生电容Cn1及Cn2。同样的，如图2中D及E所示，分别为对应图2中C电路图中上半部及下半部以半导体组件实现的示意图。若以半导体制程制作此ESD保护电路10A，如图2中D所示，在n阱区n-Well的p+区p+及n+区n+（分别对应二极管Dp1、Dp2之阳极及阴极）之间会有寄生电容Cp1及Cp2。同样的，如图2中E所示，在p阱区p-Well的p+区p+及n+区n+（分别对应二极管Dn1、Dn2的阳极及阴极）之间会有寄生电容Cn1及Cn2。
[0008]参见图8，一般在已知ESD保护电路10A的寄生电容约为数个pF，且此寄生电容会出现在触控集成电路100A的输出入端点PD。再者，因为触控对象（例如用户手指）悬浮于触控感测电极110A的悬浮感应电容值远小于此寄生电容的电容值（例如小于100倍以上），若不能有效消除ESD保护电路10A的寄生电容影响，则会严重影响指纹侦测装置或悬浮触控感应装置的感测能力与精确度。

技术实现思路

[0009]为改善上述已知技术的缺点，本专利技术的目的在于提供一种可降低寄生电容的ESD保护电路及一种降低ESD寄生电容的方法，其可应用于侦测极微小电容量的电子装置，例如为具有指纹侦测功能或触控感应功能及/或悬浮感应功能的电子装置，以有效的去除ESD保护电路的寄生电容。
[0010]为实现上述目的，本专利技术提供一种可降低寄生电容的ESD保护电路，该ESD保护电路电连接到一集成电路的输出入端点且包含：至少两个单向导通组件同向串接并设置于该输出入端点与一正电位端之间，该至少两
个单向导通组件之间形成一第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可降低寄生电容的ESD保护电路，其特征在于，该ESD保护电路电连接到一集成电路的输出入端点且包含：至少两个单向导通组件同向串接并设置于该输出入端点与一正电位端之间，该至少两个单向导通组件之间形成一第一连接端；至少两个单向导通组件同向串接并设置于该输出入端点与一负电位端之间，该至少两个单向导通组件之间形成一第二连接端；一电压追踪电路，其输入端电气连接至该输出入端点，并且其输出端至少电气连接至该第一连接端及该第二连接端其中之一，使该输出入端点与该第一连接端之间或该输出入端点与该第二连接端之间有相近的电压。2.如权利要求1所述的可降低寄生电容的ESD保护电路，其特征在于，该些单向导通组件是二极管组件，且为逆向偏压配置。3.如权利要求1所述的可降低寄生电容的ESD保护电路，其特征在于，该些单向导通组件是晶体管组件。4.如权利要求3所述的可降低寄生电容的ESD保护电路，其特征在于，该些晶体管组件是MOS晶体管。5.如权利要求1所述的可降低寄生电容的ESD保护电路，其特征在于，该电压追踪电路为放大器电路。6.如权利要求5所述的可降低寄生电容的ESD保护电路，其特征在于，该放大器电路的电压增益大于0.9且小于1.1。7.如权利要求5所述的可降低寄生电容的ESD保护电路，其特征在于，该放大器电路是一电压随耦器电路。8.如权利要求1所述的可降低寄生电容的ESD保护电路，其特征在于，该输出入端点与该第一连接端之间或该输出入端点与该第二连接端之间的电压差在10%以内。9.如权利要求8所述的可降低寄生电容的ESD保护电路，其特征在于，该输出入端点与该第一连接端之间或该输出入端点与该第二连接端之间的寄生电容可被降低或是消除。10.一种降低E...

【专利技术属性】
技术研发人员：李祥宇，金上，林丙村，雷家正，林余杰，
申请(专利权)人：速博思股份有限公司，
类型：发明
国别省市：