像素驱动电路以及显示装置制造方法及图纸

一种像素驱动电路，包括：第一薄膜晶体管，其源极端连接第一节点，栅极端连接第二节点，漏极端接入工作电压；有机发光二极管，其阳极端连接所述第一节点，阴极端接入公共电压。所述像素驱动电路用以驱动驱动显示面板上的像素发光，所述像素驱动电路的工作时序依序包括预复位阶段、数据写入阶段、发光阶段，第N帧显示画面的所述第一节点电位和所述第二节点电位的差值与对应阶段的第N+1帧显示画面的所述第一节点电位和所述第二节点电位的差值相同，N为大于等于1的自然数。

【技术实现步骤摘要】
像素驱动电路以及显示装置
本专利技术涉及显示
，尤其涉及一种像素驱动电路以及显示装置。
技术介绍
目前的显示面板可以分为顶发射型显示面板和底发射型显示面板，其中顶发射型显示面板具有高开口率的优点，但是由于顶发射型显示面板需要让其中的有机发光二极体所产生的光线穿过其阴极，因此阴极的厚度需要做得很薄，以保证光的透过率。然而这样会使得阴极的面电阻变大，并且在不同位置上的阴极也会产生明显不一致的电压降，最终使显示面板的发光不均匀。因此，有必要提供一种像素驱动电路以及显示装置，以解决现有技术存在的问题。
技术实现思路
本专利技术的目的在于提供一种像素驱动电路与显示装置，以解决现有技术的问题。本专利技术第一方面提供一种像素驱动电路，用以驱动显示面板上的像素，所述像素驱动电路包括：第一薄膜晶体管，所述第一薄膜晶体管的源极端连接第一节点，栅极端连接第二节点，漏极端接入工作电压；以及有机发光二极管，阳极端连接所述第一节点、所述第一薄膜晶体管的源极端，阴极端接入公共电压；其中，所述像素驱动电路用以驱动所述有机发光二极管发光，所述像素驱动电路的工作时序依序包括预复位阶段、数据写入阶段、发光阶段，第N帧显示画面的所述第一节点电位和所述第二节点电位的差值与对应阶段的第N+1帧显示画面的所述第一节点电位和所述第二节点电位的差值相同，N为大于等于1的自然数。进一步地，所述像素驱动电路还包括：第二薄膜晶体管，其源极端连接所述第二节点以及所述第一薄膜晶体管的栅极端，栅极端受第一扫描信号控制，漏极端连接数据端，所述数据端用以输出数据信号；第三薄膜晶体管，其源极端连接所述第一节点和所述第一薄膜晶体管源极端，栅极端受第二扫描信号控制，漏极端接入参考电压；存储电容，其一端连接所述第二节点、所述第一薄膜晶体管的栅极端、以及所述第二薄膜晶体管的源极端，另一端连接所述第一节点、所述第一薄膜晶体管的源极端、以及所述第三薄膜晶体管的源极端。进一步地，于所述预复位阶段中，所述第一扫描信号为低电平信号，所述第二扫描信号为高电平信号，以使所述第一节点的电位开始复位。进一步地，于所述预复位阶段中，所述数据信号为高电平信号。进一步地，于所述数据写入阶段中，所述第一扫描信号和所述第二扫描信号为高电平信号。进一步地，于所述数据写入阶段中，所述数据信号的写入与第一扫描信号和所述第二扫描信号具有时间差，以防止所述数据信号的误充。进一步地，于所述发光阶段中，所述第一扫描信号和所述第二扫描信号为低电平信号。进一步地，当所述公共电压的电压降为4伏特时，发光不均一性百分比在20％以下。进一步地，所述有机发光二极管的阴极端材料为氧化鋅鎵薄膜。本专利技术第二方面提供一种显示装置，包括如上任一项所述的像素驱动电路。本专利技术通过设置所述像素驱动电路的工作时依序为所述预复位阶段、所述数据写入阶段、所述发光阶段，使所述第一节点的电位于所述预复位阶段时即可开始复位，从而让第N帧显示画面的所述第一节点电位和所述第二节点电位的差值与对应阶段的第N+1帧显示画面的所述第一节点电位和所述第二节点电位的差值相同。可见，本专利技术具有显著的产业利用性。附图说明图1为根据本专利技术实施例提供的像素驱动电路示意图。图2为根据本专利技术实施例提供的像素驱动电路的第一种工作时序的示意图。图3为根据本专利技术实施例提供的像素驱动电路的第二种工作时序的示意图。图4为有机发光二极管的阴极端的电压降与发光不均一性百分比的示意图。具体实施方式为使本专利技术的目的、技术方案及效果更加清楚、明确，以下参照附图并对本专利技术作进一步地详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。请参照图1，其为根据本专利技术实施例提供的像素驱动电路示意图。所述像素驱动电路，用以驱动显示面板中的像素。举例来说，显示面板中的像素包括有机发光二极管M，所述素驱动电路用以驱动所述有机发光二极管M发光。具体地，所述像素驱动电路包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、存储电容Cs。所述第一薄膜晶体管T1的源极端连接第一节点S，栅极端连接第二节点G，漏极端接入工作电压VDD；所述第二薄膜晶体管T2的源极端连接所述第二节点G以及所述第一薄膜晶体管T1的栅极端，栅极端受第一扫描信号WR控制，漏极端与用以输出数据信号Vdata的数据端DATA连接；所述第三薄膜晶体管T3的源极端连接所述第一节点S以及所述第一薄膜晶体管T1的源极端，栅极端受第二扫描信号RD控制，漏极端接入参考电压Vref；所述存储电容Cs的一端连接所述第二节点G、所述第一薄膜晶体管T1的栅极端、以及所述第二薄膜晶体管T2的源极端，另一端连接所述第一节点S、所述第一薄膜晶体管T1的源极端、以及所述第三薄膜晶体管T3的源极端；所述有机发光二极管M的阳极端连接所述第一节点S、所述第一薄膜晶体管T1的源极端、所述第三薄膜晶体管T3的源极端、以及所述存储电容Cs的所述另一端，阴极端接入公共电压VSS。于一实施例中，所述有机发光二极管M的阴极端材料为透明导电薄膜，例如氧化鋅鎵薄膜。于一实施例中，所述第一扫描信号WR以及所述第二扫描信号RD的来源为栅极阵列基板驱动单元，其包括多个薄膜晶体管以及多个耦合电容，形成上拉模块、上拉维持模块、下拉模块、以及下拉维持模块等来控制所述第一扫描信号WR以及所述第二扫描信号RD的输出。结合图1与图2所示，图2为根据本专利技术实施例提供的像素驱动电路的第一种工作时序的示意图。所述第一种工作时序依序包括数据写入阶段A1以及发光阶段A2。对应参考图2中G与S的实线，于第一帧显示画面的数据写入阶段A1中，所述第一扫描信号WR以及所述第二扫描信号RD为高电平信号时，所述第二薄膜晶体管T2以及所述第三薄膜晶体管T3为开启状态，所述第一节点S接入具有低电平信号的所述参考电压Vref，所述第二节点G接入具有低电平信号的所述数据电压Vdata，因此所述第一节点S会下降至第一电压V1，所述第二节点G的电位会下降至第二电压V2，此时由于所述第一薄膜晶体管T1为关闭状态，因此所述有机发光二极管M不发光；于第一帧显示画面的发光阶段A2中，所述第一扫描信号WR以及所述第二扫描信号RD为低电平信号，所述第二薄膜晶体管T2以及所述第二薄膜晶体管T3为关闭状态，而所述第一薄膜晶体管T1为开启状态，所述工作电压VDD开始对所述第一节点S充电至第三电压V3，所述第二节点G的电位会由于所述存储电容Cs的耦合作用使其随着所述第一节点S的电位抬升至第四电压V4，此时所述第二节点G与所述第一节点S的电压差VGS为所述第四电压V4与所述第三电压V3的差值，并且所述有机发光二极管M发光。于第二帧显示画面的数据写入阶段A1中，所述第一扫描信号WR以及所述第二扫描信号RD维持高电平信号的时间为复位时间，在所述复位时间内，所述第一节点S的电位得以下降并复位至所述第一电压V1，所述第二节点G的电位得以下降本文档来自技高网...

【技术保护点】
1.一种像素驱动电路，用以驱动显示面板上的像素，其特征在于，所述像素驱动电路包括：/n第一薄膜晶体管，所述第一薄膜晶体管的源极端连接第一节点，栅极端连接第二节点，漏极端接入工作电压；以及/n有机发光二极管，阳极端连接所述第一节点、所述第一薄膜晶体管的源极端，阴极端接入公共电压；/n其中，所述像素驱动电路用以驱动所述有机发光二极管发光，所述像素驱动电路的工作时序依序包括预复位阶段、数据写入阶段、发光阶段，第N帧显示画面的所述第一节点电位和所述第二节点电位的差值与对应阶段的第N+1帧显示画面的所述第一节点电位和所述第二节点电位的差值相同，N为大于等于1的自然数。/n

【技术特征摘要】
1.一种像素驱动电路，用以驱动显示面板上的像素，其特征在于，所述像素驱动电路包括：
第一薄膜晶体管，所述第一薄膜晶体管的源极端连接第一节点，栅极端连接第二节点，漏极端接入工作电压；以及
有机发光二极管，阳极端连接所述第一节点、所述第一薄膜晶体管的源极端，阴极端接入公共电压；
其中，所述像素驱动电路用以驱动所述有机发光二极管发光，所述像素驱动电路的工作时序依序包括预复位阶段、数据写入阶段、发光阶段，第N帧显示画面的所述第一节点电位和所述第二节点电位的差值与对应阶段的第N+1帧显示画面的所述第一节点电位和所述第二节点电位的差值相同，N为大于等于1的自然数。


2.根据权利要求1所述的像素驱动电路，其特征在于，还包括：
第二薄膜晶体管，其源极端连接所述第二节点以及所述第一薄膜晶体管的栅极端，栅极端受第一扫描信号控制，漏极端连接数据端，所述数据端用以输出数据信号；
第三薄膜晶体管，其源极端连接所述第一节点和所述第一薄膜晶体管源极端，栅极端受第二扫描信号控制，漏极端接入参考电压；
存储电容，其一端连接所述第二节点、所述第一薄膜晶体管的栅极端、以及所述第二薄膜晶体管的源极端，另一端连接所述第一节点、所述第一薄膜晶体管的源极端、以及所述第三薄膜晶体管的源极端。
<...

【专利技术属性】
技术研发人员：韩志斌，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44