用于双空间模式预取器的装置、方法和系统制造方法及图纸

本申请公开了用于双空间模式预取器的装置、方法和系统。描述了关于双空间模式预取器的系统、方法和装置。在一个实施例中，预取电路用于通过以下操作将高速缓存行从存储器预取至高速缓存中：跟踪针对单个访问签名的对高速缓存的页和高速缓存行访问；针对多个页中的每个页的高速缓存行访问生成空间位模式，该空间位模式被移位到针对每个页的第一高速缓存行访问；对于具有相同空间位模式的多个空间位模式中的每个空间位模式，针对单个访问签名生成单一空间位模式，以形成多个单一空间位模式；对多个单一空间位模式执行逻辑或操作，以针对单个访问签名创建第一经调制的位模式；对多个单一空间位模式执行逻辑与操作，以针对单个访问签名创建第二经调制的位模式；接收针对单个访问签名的预取请求；以及针对预取请求，在阈值未被超过时使用第一经调制的位模式并且在阈值被超过时使用第二经调制的位模式来执行预取操作。

【技术实现步骤摘要】
用于双空间模式预取器的装置、方法和系统相关申请的交叉引用本专利申请要求2019年9月20日提交的题为“Apparatuses,Methods,andSystemsforDualSpatialPatternPrefetcher(用于双空间模式预取器的装置、方法和系统)”的美国临时专利申请第62/903,550号的权益，该临时专利申请通过引用以其整体被并入本文中。
本公开总体上涉及电子学，并且更具体地，本公开的实施例涉及双空间模式预取电路。
技术介绍
处理器或处理器集合执行来自指令集(例如，指令集架构(ISA))的指令。指令集是计算机架构的关于编程的部分，并且一般包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和输出(I/O)。应当注意，术语指令在本文中可指宏指令或指微指令，宏指令例如，提供给处理器以供执行的指令，微指令例如，由处理器的解码器对宏指令进行解码得到的指令。附图说明在所附附图中以示例方式而非限制方式图示本公开，在附图中，类似的附图标记指示类似的要素，其中：...

【技术保护点】
1.一种装置，包括：/n处理器核，用于访问存储器和存储高速缓存行的高速缓存；以及/n预取电路，用于将高速缓存行从所述存储器预取至所述高速缓存中，其中，所述预取电路用于：/n跟踪针对单个访问签名的对所述高速缓存的页和高速缓存行访问，/n针对多个页中的每个页的所述高速缓存行访问，生成空间位模式，所述空间位模式被移位至针对每个页的第一高速缓存行访问，/n对于具有相同空间位模式的多个空间位模式中的每一个，针对所述单个访问签名生成单一空间位模式，以形成多个单一空间位模式，/n对所述多个单一空间位模式执行逻辑或操作，以针对所述单个访问签名创建第一经调制的位模式，/n对所述多个单一空间位模式执行逻辑与操作，...

【技术特征摘要】
20190920 US 62/903,550;20191228 US 16/729,3441.一种装置，包括：
处理器核，用于访问存储器和存储高速缓存行的高速缓存；以及
预取电路，用于将高速缓存行从所述存储器预取至所述高速缓存中，其中，所述预取电路用于：
跟踪针对单个访问签名的对所述高速缓存的页和高速缓存行访问，
针对多个页中的每个页的所述高速缓存行访问，生成空间位模式，所述空间位模式被移位至针对每个页的第一高速缓存行访问，
对于具有相同空间位模式的多个空间位模式中的每一个，针对所述单个访问签名生成单一空间位模式，以形成多个单一空间位模式，
对所述多个单一空间位模式执行逻辑或操作，以针对所述单个访问签名创建第一经调制的位模式，
对所述多个单一空间位模式执行逻辑与操作，以针对所述单个访问签名创建第二经调制的位模式，
接收针对所述单个访问签名的预取请求，以及
针对所述预取请求，在阈值未被超过时使用所述第一经调制的位模式并且在所述阈值被超过时使用所述第二经调制的位模式来执行预取操作。


2.如权利要求1所述的装置，其中，所述单个访问签名是单个指令指针值。


3.如权利要求1所述的装置，其中，所述预取请求包括数据在所述高速缓存中的未命中。


4.如权利要求1-3中任一项所述的装置，其中，所述阈值是所述存储器的带宽利用率阈值。


5.如权利要求1所述的装置，其中，所述预取电路进一步用于利用对所述第一经调制的位模式和针对所述单个访问签名的实际程序访问位模式的逻辑或操作的结果来更新所述第一经调制的位模式。


6.如权利要求5所述的装置，其中，所述实际程序访问位模式是针对牺牲页缓冲器条目的。


7.如权利要求5所述的装置，其中，所述预取电路进一步用于利用对所述第一经调制的位模式和针对所述单个访问签名的所述实际程序访问位模式的逻辑与操作的结果来更新所述第二经调制的位模式。


8.如权利要求1所述的装置，其中，所述预取电路进一步用于利用对所述第一经调制的位模式和针对所述单个访问签名的实际程序访问位模式的逻辑与操作的结果来更新所述第二经调制的位模式。


9.一种方法，包括：
由处理器访问存储高速缓存行的高速缓存；
跟踪针对单个访问签名的对所述高速缓存的页和高速缓存行访问；
针对多个页中的每个页的所述高速缓存行访问，生成空间位模式，所述空间位模式被移位至针对每个页的第一高速缓存行访问；
对于具有相同空间位模式的多个空间位模式中的每一个，针对所述单个访问签名生成单一空间位模式，以形成多个单一空间位模式；
对所述多个单一空间位模式执行逻辑或操作，以针对所述单个访问签名创建第一经调制的位模式；
对所述多个单一空间位模式执行逻辑与操作，以针对所述单个访问签名创建第二经调制的位模式；
接收针对所述单个访问签名的预取请求；以及
针对所述预取请求，在阈值未被超过时使用所述第一经调制的位模式并且在所述阈值被超过时使用所述第二经调制的位模式来执行预取操作，以将高速缓存行从存储器预取至所述高速缓存中。


10.如权利要求9所述的方法，其中，所述单...

【专利技术属性】
技术研发人员：R·贝拉，A·V·诺丽，S·萨布拉蒙尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US