本发明专利技术属于伺服控制技术领域，实现了一种基于１５５３Ｂ总线的三余度数字式作动器控制器，涉及以高性能数字处理器（ＤＳＰ）为核心的控制电路模块及其冗余配置和管理方案。本数字式作动器控制器在硬件上主要包括：ＤＳＰ处理器１０，复杂可编程器件１３，ＦＬＡＳＨ程序存储器０５，Ａ／Ｄ转换器１２，Ｄ／Ａ转换器０７，驱动电路模块０８，三端口ＲＡＭ０６，通道隔离模块１４，１５５３Ｂ总线通信模块０９。本作动器控制器相比传统的模拟式控制器，可以实现更先进复杂的控制算法，完成伺服作动系统的余度管理，隔离故障单元，进行系统重构，实现二次故障工作，有利于伺服作动器向模块化、集成化、智能化和高可靠性方向发展。
A 1553B bus redundancy actuator based on digital controller
The invention belongs to the technical field of servo control, implements a 1553B bus redundancy actuator based on digital controller, which relates to a high-performance digital signal processor (DSP) as the core of the control circuit module and redundancy configuration and management scheme. The digital actuator controller in hardware mainly includes: DSP processor 10, complex programmable logic device FLASH program memory 05, 13, 12 A / D converter, D / A converter 07, a driving circuit module 08, three port RAM06, channel isolation module 141553B bus communication module 09. The actuator controller compared to traditional simulation controller, can achieve a more advanced and complex control algorithm, redundancy management complete servo actuator system, fault isolation unit, to reconstruct the system, the realization of the two fault, in favor of the servo actuator to modular, integrated, intelligent and high direction the development of reliability.
【技术实现步骤摘要】
本专利技术厲于机电伺服控制技术，涉及一种基于1553B总线的三余度数 字式作动器控制器。技术背景伺服作动系统是飞行器控制系统的执行部件，用于实现飞行器舵面 的位置控制，是组成飞行控制系统的重要分系统之一。研制高可靠、高性 能的伺服作动器控制器对于提高伺服作动系统乃至整个飞行控制系统的 性能有着重要意义。充分利用数字计算机的智能化，向数字化、集成化和结构简化的方 向发展，是飞行控制、作动控制今后发展的必然趋势。尽管数字伺服系 统的概念早已提出，数字计算机在飞行控制系统中使用已有多年，然而 当前飞行控制的作动系统仍采用模拟式控制回路，不可避免地存在结构繁杂，元器件数量众多，可靠性差，易受干扰；控制算法简单，功能 单一，难以实现余度管理；不具备总线通信能力等缺点，不能适应现代 飞行控制系统的任务要求。.借助DSP等高速数字处理器和1553B数字总线，本专利技术中的数字控 制相比模拟控制具有明显的优越性-.(1) 为了提髙可靠性，伺服作动系统几乎不无例外地都要采取冗余 配置，冗余技术在提髙系统可靠性的同时增加了伺服作动系统实现地复 杂性。系统除了需要伺服控制功能外，还实现比较监控、信号表决等复 杂逻辑运算等余度管理策略，数字控制方式容易实现这些功能；数字控 制可以实现脔覆盖率的机内检测与自诊断。(2) 数字控制便于修改控制律构型或实现复杂的增益或参数的多变量函数变化规律，为大运算量的基于神经网络的自适应算法提供了硬件 平台。(3) 数字控制器的抗干扰性更强，体积更小、重量更轻，系统结构 简化。釆用DSP等嵌入式计算机系统，可以将其与作动器整合在一起， 组成集成式数字作动系统或称为灵巧型作动系统，使系统结构更为简单、可靠。(4 ) 1553B总线是一种双余度、高实时性的数字总线，和传统模拟 信号传输方式相比，其可靠性髙、抗干扰能力强，有利于系统余度配置 和管理方案的实施，有利于伺服作动系统向模块化方向发展。
技术实现思路
本专利技术的目的是提供一种高可靠性、控制性能更好、体积更小、 结构更为简化的具有1553B总线通信能力的作动器控制器。本专利技术的技术方案是基于1553B总线的三余度数字式作动器控制 器，釆取同构型三余度配置，主动并列运行工作方式，每个通道在硬件 上主要包括DSP处理器IO， CPLD芯片13， FLASH存储器05, A/D转换 器12， D/A转换器07，驱动电路模块08，三口 RAM 06，通道隔离模块 14， 1553B总线通信模块09,其特征在于(1) 浮点型DSP处理器IO，是控制器的核心，控制器通过1553B总 线方式与飞控计算机通信，接收飞控指令，向飞控计算机发送作动器工 作状态。1553B总线与DSP处理器之间的接口电路由CPLD芯片13实现。(2) 三通道之间的交叉通道链接(CCDL-Cross Channel Data Link) 采用三端口 RAM 06实现，简化了结构，提高了通信速度和可靠性。2、作动器控制器的余度配置、管理方案及其控制方法，其特征在于(1) 将作动器控制器三余度配置，采取了比较监控和DSP处理器10、 FLASH存储器05、 A/D转换器12、 D/A转换器07、驱动电路模块08等单 元自监控措施，可以检测系统一次故障、二次故障。检测到故障后，通 道隔离模块14对故障通道隔离，实现控制器二次故障工作，从而提高系 统可靠性。(2) 作动器控制器的控制算法采用基于神经网络PID的自适应控制 算法，保证伺服作动系统在余度降级后动静态特性尽可能不降低。经优化设计后的数字式作动器控制器能与作动器组合在一起，组成 集成式数字作动系统，即灵巧型作动系统。本专利技术的优点是与常规作动器控制器相比，本控制器可靠性更高; 处理能力强大，借助复杂的智能控制算法实现更髙的控制品质；抗干扰 能力更强；体积、重量缩小，便于简化结构，实现伺服作动系统集成化。附图说明图1是本控制器余度配置方案框图。图2是本控制器单通道硬件结构框图。图3是一种神经网络PID的自适应控制策略示意图。具体实施方式下面对本专利技术做进一步详细说明。1. 系统余度配置与管理方案(参见图1)。本控制器在硬件上采用同构型三余度配置，主动并列运行工作方式， 每个通遒都具有独立工作，完成同样的功能。系统设立两个信号表决/监控面传感器LVDT信号输入作动器控制 器处，用于检测和隔离传感器和信号调理和转换电路的故障。作动器控 制器控制指令输出处，检测和隔离作动器控制器、D/A通道等可能出现的 故障。表决/监控面除具有故障检测、隔离功能外，还有选择正确工作信 号的作用。飞控计算机与作动器控制器之间采取1553B总线通信。1553B总线要 实现以下功能飞控计算机向作动器控制器发送飞控指令；作动器控制 器向飞控计算机汇报余度数字化作动器的工作状态。线位移传感器LVDT 与作动器控制器之间釆用交叉增强的传输方式，每个作动器控制器可以 釆集到三通道线位移信息，三通道上只要一个传感器正常，通过信号选 择器三通道作动器就能得到正确的工作信号。三通道之间通过三端口 RAM 进行数据交叉通道链接(CCDL)。作动器控制器在输出伺服阀控制信号之 前首先将该控制信号输出给其它两个通道进行信号交叉传输，某通道作 动器控制器得到其它两通道和本通道控制信号进行比较，经信号选择器 选择后输出。借助控制器的数字运算能力和监控程序，系统采用的自检测手段包 括处理机自检测、存储器UOM)存储总和校验、A/D转换通道自检测、 1553B总线自检测、功率放大电路自检测、作动器自检测等。控制器一次 故陣通过比较监控的形式检测，通过自检测的形式检测二次故障。检测 通道故障后，邇道隔离模块切断故障通道，同时将其检测到的故障和故 障处理信息传给飞控计算机。2. —种基于1553B总线的三余度数字式作动器控制器单通道硬件结构(参见图2),主要包括DSP处理器IO， CPLD芯片13, FLASH存储器 05， A/D转換器12, D/A转换器07,驱动电路模块08，通道隔离模块14， 三端口 RAM 06, 1553B总线通信模块09。其中DSP处理器10由外部晶体起振，经DSP处理器10内部的PLL 电路倍频产生时钟信号。通过把DSP处理器10工作模式设置为微计算机 模式，从而使芯片复位时可以实现程序的引导装载功能。为了提高DSP 处理器10运行时的可靠性，配置了处理器监控电路ll，既可以监控DSP 处理器10的芯片电压，同时具有看门狗作用， 一旦检测到芯电压低于正 常值，或者接收不到DSP处理器10输出的喂狗信号，将向DSP处理器IO 发出一个低电平复位信号。CPLD芯片13通过原理图结合硬件描述语言的方式进行设计，主要用 于实现DSP处理器10对外围电路的逻辑控制、时序控制、译码片选等功 能，具备在系统编程能力(ISP),而且其I/0 口兼容多种外部电压，能方 便地和不同供电电压的器件直接相连。Flash存储器05主要作为片外程序存储器，芯片容量根据实际情况进行选择.用户向其特定地址写入特定的指令序列，通过这些指令序列 可以完成复位、校验、整片擦除、块擦除、扇区擦除、操作字写入等 操作。当然，只要不脱离本专利技术的主旨，选用其它可再编程、非易失性 存储体也不脱离本专利技术范畴本文档来自技高网...
【技术保护点】
一种基于１５５３Ｂ总线的三余度数字式作动器控制器，采取同构型三余度配置，主动并列运行工作方式，其特征在于：每个余度通道在硬件上主要包括：浮点型ＤＳＰ处理器１０，ＣＰＬＤ芯片１３，ＦＬＡＳＨ存储器０５，Ａ／Ｄ转换器１２，／ＤＡ转换器０７，驱动电路模块０８，三端口ＲＡＭ０６，通道隔离模块１４，１５５３Ｂ总线通信模块０９。
【技术特征摘要】
【专利技术属性】
技术研发人员：焦宗夏，康荣杰，靳红涛，陈必华，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。