微电脑珠算符号时钟制造技术

微电脑珠算符号时钟，一种采用电子技术和珠算计数方法相结合，将计时结果以珠算符号形式显示的电子时钟，它包括壳体、硬件电路和时钟程序，其特征是：壳体面板装有校准时间的按钮，硬件电路包括单片机（Ｕ１）、５段译码电路（Ｕ２）、３线／８线译码器（Ｕ３）、珠算符号显示器（Ｕ４）、ＰＮＰ型晶体三极管（Ｕ５～Ｕ１０）和ＡＣ／ＤＣ电源（Ｕ１１），所述单片机（Ｕ１）分别与所述５段译码电路（Ｕ２）和所述３线／８线译码器（Ｕ３）成电气连接，所述５段译码电路（Ｕ２）与所述珠算符号显示器（Ｕ４）成电气连接，所述３线／８线译码器（Ｕ３）通过ＰＮＰ型晶体三极管（Ｕ５～Ｕ１０）与所述珠算符号显示器（Ｕ４）成电气连接，所述时钟程序烧写在所述单片机（Ｕ１）的内部存储器中。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及到一种计时工具，尤其是采用现代电子技术和传统珠算计数方法相结合，将计时结果以珠算符号形式显示的电子时钟。
技术介绍
目前，公知的数字式时钟大多采用日字形7段数码显示器显示时间，显示每位数字的平均段数为4.9段。
技术实现思路
本专利技术所要解决的技术问题在于通过对时钟显示方式进行改进从而提供一种以珠算符号形式显示计时结果的微电脑珠算符号时钟。为解决上述技术问题，本专利技术的微电脑珠算符号时钟采用现代电子技术和传统珠算计数方法相结合的技术方案，将计时结果以珠算符号的形式显示。上述微电脑珠算符号时钟包括壳体、硬件电路和时钟程序。壳体面板装有校准时间的按钮，硬件电路包括1个单片机U1、1个5段译码电路U2、1个3线/8线译码器U3、1个珠算符号显示器U4、6个PNP型晶体三极管U5～U10和1个AC/DC电源U11组成的电路，所述时钟程序烧写在所述单片机(U1)的内部存储器中。所述单片机U1的P1.0端、P1.1端、P1.2端和P1.3端分别与所述5段译码电路U2的A端、B端、C端和D端相连，所述单片机U1的P1.4端、P1.5端和P1.6端分别与所述3线/8线译码器U3的A端、B端和C端相连，所述单片机U1的VDD端与所述AC/DC电源U11的VCC端相连，所述单片机U1的VSS端与所述AC/DC电源U11的电源地相连，所述5段译码电路U2的VDD端与所述AC/DC电源U11的VCC端相连，所述5段译码电路U2的VSS端与所述AC/DC电源U11的电源地相连，所述3线/8线译码器U3的VDD端与所述AC/DC电源U11的VCC端相连，所述3线/8线译码器U3的G2A端、G2B端和VSS端与所述AC/DC电源U11的电源地相连。所述AC/DC电源U11将AC220v交流电转换成稳定的直流电源。上述微电脑珠算符号时钟还包括1个石英晶体振荡器CRY1和3个电容器C1、C2、C3，所述石英晶体振荡器CRY1的一端与所述单片机U1的X1端和所述电容器C1的一端相连，所述石英晶体振荡器CRY1的另一端与所述单片机U1的X2端和所述电容器C2的一端相连，所述电容器C1、C2的另一端与所述AC/DC电源U11的电源地相连，所述电容器C3的一端与所述单片机U1的RESET端相连，所述电容器C3的另一端与所述AC/DC电源U11的VCC端相连。上述微电脑珠算符号时钟还包括3个用于校准时间的按钮S1、S2和S3和15个电阻器R0～R14。所述电阻器R0的一端与所述单片机U1的RESET端相连，所述电阻器R0的另一端与所述AC/DC电源U11的电源地相连。所述单片机U1的P0.0端与所述按钮S1的一端和所述电阻器R1的一端相连，所述单片机U1的P0.1端与所述按钮S2的一端和所述电阻器R2的一端相连，所述单片机U1的P0.2端与所述按钮S3的一端和所述电阻器R3的一端相连，所述按钮S1、S2和S3的另一端与所述的AC/DC电源U11的电源地相连，所述电阻器R1、R2和R3的另一端与所述AC/DC电源U11的VCC端相连。所述电阻器R4、R5、R6、R7和R8的一端分别与所述5段译码电路U2的a端、b端、c端、d端和e端相连，所述电阻器R4、R5、R6、R7和R8的另一端分别与所述珠算符号显示器U4的a端、b端、c端、d端和e端相连。所述电阻器R9、R10、R11、R12、R13和R14的一端分别与所述3线/8线译码器U3的Y0端、Y1端、Y2端、Y3端、Y4端和Y5端相连，所述电阻器R9、R10、R11、R12、R13和R14的另一端分别与所述PNP型晶体三极管U5、U6、U7、U8、U9和U10的基极相连，所述PNP型晶体三极管U5、U6、U7、U8、U9和U10的集电极分别与所述珠算符号显示器U4的A端、B端、C端、D端、E端和F端相连，所述PNP型晶体三极管U5、U6、U7、U8、U9和U10的发射极与所述的AC/DC电源U11的VCC端相连。上述微电脑珠算符号时钟中所述5段译码电路U2由4个反相器D1、D2、D3、D4、7个2输入与非门D6、D11、D12、D13、D14、D15、D16、6个3输入与非门D5、D9、D10、D17、D18、D19和2个4输入与非门D7、D8组成。所述反相器D1、D2、D3和D4的输入端分别为A、B、C和D。所述反相器D1的输入端A与所述4输入与非门D8的第1、第2输入端、所述2输入与非门D11的第1输入端、所述2输入与非门D13的第1输入端相连。所述反相器D2的输入端B与所述3输入与非门D9的第2输入端、所述2输入与非门D12的第2输入端相连。所述反相器D3的输入端C与所述4输入与非门D8的第4输入端、所述3输入与非门D9的第3输入端、所述2输入与非门D11的第2输入端相连。所述反相器D1的输出端与所述3输入与非门D5的第1输入端、所述4输入与非门D7的第1输入端、所述3输入与非门D9的第1输入端、所述2输入与非门D12的第1输入端、所述2输入与非门D14的第1输入端相连。所述反相器D2的输出端与所述3输入与非门D5的第2输入端、所述4输入与非门D7的第2输入端、所述4输入与非门D8的第3输入端、所述3输入与非门D10的第1输入端、所述3输入与非门D19的第1输入端相连。所述反相器D3的输出端与所述2输入与非门D6的第1输入端、所述4输入与非门D7的第3输入端、所述3输入与非门D10的第2输入端、所述2输入与非门D14的第2输入端相连。所述反相器D4的输出端与所述3输入与非门D5的第3输入端、所述2输入与非门D6的第2输入端、所述4输入与非门D7的第4输入端、所述2输入与非门D13的第2输入端相连。所述3输入与非门D5的输出端与所述2输入与非门D15的第1输入端相连。所述2输入与非门D6的输出端与所述2输入与非门D15的第2输入端相连。所述4输入与非门D7的输出端与所述2输入与非门D16的第1输入端相连。所述4输入与非门D8的输出端与所述2输入与非门D16的第2输入端、所述3输入与非门D17的第1输入端相连。所述3输入与非门D9的输出端与所述3输入与非门D17的第2输入端相连。所述3输入与非门D10的输出端与所述3输入与非门D17的第3输入端、所述3输入与非门D18的第1输入端相连。所述2输入与非门D11的输出端与所述3输入与非门D18的第2输入端相连。所述2输入与非门D12的输出端与所述3输入与非门D18的第3输入端相连。所述2输入与非门D13的输出端与所述3输入与非门D19的第2输入端相连。所述2输入与非门D14的输出端与所述3输入与非门D19的第3输入端相连。所述2输入与非门D15、D16、3输入与非门D17、D18、D19的输出端分别为a、b、c、d、e。上述微电脑珠算符号时钟中所述珠算符号显示器U4是由珠算符号矩阵和共阴极发光二极管矩阵组成。共阴极发光二极管矩阵由25个发光二极管分为6组，自左至右每组的发光二极管个数为上0下2、上0下3、上1下4、上1下4、上1下4、上1下4。每组中的发光二极管共阳极，阳极端分别为A端、B端、C端、D端、E端和F端，6组共同组成共阴极发光二极管矩阵，阴极端分别为a端、b端、c端、d端和e端。珠算符号矩阵分为6档，每档中有5个扁圆本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：卢赣云，
申请(专利权)人：卢赣云，
类型：发明
国别省市：