电子计数器电路制造技术

一种电子计数器电路（３０，４０，８０），包括：时钟发生器（１，５４，１１１，１２０，１３０），用于产生多个时钟信号（２１－２４，１２１－１２５，１３１－１３４）；采样装置（３２，８１），用于在数字信号（ＤＳ）的第一特征信号部分（ＬＥ）出现之时的第一时刻对时钟信号（２１－２４，１２１－１２５，１３１－１３４）采样；另外，电子计数器电路（３０，４０，８０）还包括计算装置（３３），用于计算在第一时刻与比第一时刻晚的第二时刻之间的时间。该计算基于在所述第一时刻处的时钟信号（２１－２４，１２１－１２５，１３１－１３４）以及基于在第二时刻处的时钟信号（２１－２４，１２１－１２５，１３１－１３４）。时钟信号（２１－２４，１２１－１２５，１３１－１３４）每个都具有相同的循环周期（Ｔ）并彼此被相移开。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种电子计数器电路和一种电路。技术背景通常用来测量时间的电子计数器电路是通过时钟信号来计时 的。计数器电路的时间分辨率取决于时钟信号的循环周期，即取决于 时钟信号的相关基频。不过，不仅计数分辨率随着时钟频率增大而增 大，而且时钟信号发生器的功耗也会随之增大。美国专利6， 388,492 B2公开了一种时钟发生电路，它包括用于 产生预定频率的多相时钟的多相时钟发生电路、用于通过使用至少一 部分多相时钟来产生多个不重叠脉冲的脉冲发生电路、和用于获得多 个不重叠脉冲的"或"运算结果的电路，从而该时钟发生电路产生与 多相时钟的频率不具有简单整体多重比(simple whole multiple ratio)关系的时钟，或者产生具有较高频率而不会引起功耗增加和 芯片面积增加的时钟。因此，产生了一种具有与多相时钟不同的频率 的时钟。
技术实现思路
本专利技术的目的是提供一种电子计数器电路，它提供与相对高的 时钟频率相关的时钟分辨率而无需承受与该相对高的时钟频率相关的相对高的功耗。根据本专利技术，上述目的通过包括以下部分的电子计数器电路来 实现时钟发生器，用于产生多个时钟信号，每个时钟信号具有相同 的循环周期并彼此被相移开；采样装置，用于在数字信号的第一特征 信号出现之时的第一时刻对时钟信号采样；以及计算装置，用于根据 在第一时刻的时钟信号并根据在第二时刻的时钟信号来计算在第一5时刻和比所述第一时刻晚的第二时刻之间经过的时间。第二时刻可以是当前时刻，从而根据本专利技术的计数器电路以正在进行的方式测量从第一特征信号部分出现以来己经过的时间。第一特征信号部分可以特别地是数字信号的上升沿或下降沿。特征信号部分还可以是数字信号的最小值或最大值。根据本专利技术的计数器电路在数字信号的特征信号部分出现时开始计数。然后，采样装置例如采样保持装置或锁存电路在该时刻(即第一时刻)对实际时钟信号采样。为了得到时钟信号的所有状态，有时可以仅对一些时钟信号进行采样。在每个时钟信号相 对其前一个时钟信号滞后相同的时间段的情况下尤为如此。例如，如果使用四个时钟信号并且每个时钟信号相对其前一时钟信号滞后它 们循环周期的四分之一 (即90° )，则这四个时钟信号定义了四个 不同状态。不过，如果测定了两个连续时钟信号的状态，也可以确定 这四个不同的状态。如果假设根据本专利技术的计数器装置确定从第一特 征信号部分出现以来已经过的时间，则第二时刻就是当前时刻。于是， 必须测定时钟信号当前状态与时钟信号在第一时刻的特征信号部分 的状态之间的关系。如果计算装置仅根据在这两个时刻处的时钟信号确定这两个时 刻之间的时间，则最大计数值将会对应于一个比时钟信号循环周期短 的时间。在根据本专利技术的计数器电路的有限版本中，计数器电路因而 包括一个由时钟信号之一计时并根据该时钟信号产生计数值的计数 器装置。该计算装置还构造来根据对应时钟信号和根据计数器装置的 计数值来确定这两个时刻之间的时间。时钟发生器产生多个时钟信号。该时钟发生器尤其还包括用于产生基准时钟信号的振荡器以及用于根据基准时钟信号产生多个时钟信号的信号处理装置。该时钟发生器还可以是环形振荡器。根据本专利技术的计数器电路可以用于测量数字信号的两个特征信号部分之间的时间。因而，第二特征信号部分滞后于第一特征信号部 分，并且根据本专利技术的电路包括用于在数字信号的第二特征信号部分 出现时(即第二时刻)对时钟信号采样的装置。第二特征信号部分特 别地可以是数字信号的上升沿或下降沿或者数字信号的最大值或最小值。根据本专利技术的计数器电路特别地可以是包括了用于对数字信号 采样的附加采样电路的电路的一部分。这样的电路例如是可以用在RFID标签或智能卡中的应答器。当这种应答器接受数字信号时，它必须估计相关联阅读器的数据传输率。为此，数字信号可以具有前缀 信号部分和主数据部分。前缀部分可以具有在第二信号特征部分前面 的第一特征信号部分。两个特征部分之间的时间包括关于应答器数据 传输率的信息。然后，根据本专利技术的电子电路优选地构造来使用本发 明的计数器电路估计这两个特征信号部分之间的时间。尤其提供了采 样电路(可以是采样保持电路)对数字信号的主数据部分采样。由于 根据本专利技术的计数器电路确定了时钟信号在数字信号的第一特征信 号部分的时刻的状态，因此有利的是选择其上升沿紧随该时间点之后 的时钟信号来作为采样电路的时钟采样信号。因而，根据本专利技术的计 数器电路不只是提供具有通常与更高时钟频率相关联的特定分辨率 的计数器，还提供了具有比实现特定同步误差通常所需时钟频率更低 的时钟频率的用于采样电路的时钟采样信号。提供发送器与接收器之间符合要求的数据传输需要这种同步。 通常，当在发送器与接收器之间传输数据时，接收器的内部时钟与发 送器的内部时钟同步。否则，接收器的采样装置将会在不正确的时间 点对传输的数据采样，导致传输错误。应当注意，无论传输通道的物 理性质如何，对于具有独立内部时钟的任何发送器/接收器组合都会 发生所述问题。这表明对于使用声、光、无线电波以及任何其它介质 来传输数据都会同样地发生该问题。通过下述非限制性的示例，本专利技术的这些和其它方面将会明显 并被阐明。附图说明在附图中，图1示出时钟发生器的实施例；图2示出由图1的时钟发生器得到的时钟信号；图3到图5示出根据本专利技术的计数电路的实施例；图6示出与图5的计数电路相关联的时钟信号；图7示出说明图5的计数电路的功能性的表格；图8示出根据本专利技术的计数电路的另一实施例；图9是可以与图8的计数电路一同操作的采样电路；图IO示出说明图8的计数电路的功能性的表格；和图11到图13示出时钟发生器的另一实施例。具体实施方式在图1中示出了具有环形振荡器1形式的时钟发生器的第一实 施例。该环形振荡器1产生第一时钟信号21、第二时钟信号22、第 三时钟信号23和第四时钟信号24。图2中示出的四个时钟信号21-24 是脉冲信号，并分别具有相同循环周期T和相同基频。环形振荡器l 包括第一延迟元件2、第二延迟元件3、第一反相器4、第二反相器5 和第三反相器6。第一时钟信号21出现在第一反相器4的输出端， 该输出端连接到第一延迟元件2的输入端。第一延迟元件2把第一时 钟信号21延迟一个固定的时间段T/4，对应于9(T的相移。第二时 钟信号22出现在第一延迟元件2的输出端。连接在第一延迟元件2 的下游的第二延迟元件3把第二时钟信号22延迟固定的时间段T/4， 对应于另一 90°的相移。第二延迟元件3的输出端连接到第一反相 器4的输入端，闭合了该环形振荡器1的回路。第二反相器5连接到第一反相器4的输出端下游并通过把第一 时钟信号21反向来产生第三时钟信号23。第三反相器6连接到第一 延迟元件2的输出端下游并通过把第二时钟信号22反向来产生第四 时钟信号24。虽然环形振荡器1显然需要电源来进行操作，但为简洁起见在 图中没有示出提供适当电源电压的适当电源。不过，环形振荡器1 在电源电压的某个阈值之上自发地开始振荡。图2示出四个时钟信号21、 22、 23、 24。在时间t=0处，第一 时钟信号21的值从零变为对应于状态"1"的正电压值。第一时钟信号21的状态"1"持续到t二T/2的时刻，此时第一时钟信号21状态 变为"0"。因此本文档来自技高网...

【技术保护点】
一种电子计数器电路（３０，４０，８０），包括：－时钟发生器（１，５４，１１１，１２０，１３０），用于产生多个时钟信号（２１－２４，１２１－１２５，１３１－１３４），每个时钟信号具有相同的循环周期（Ｔ）并彼此被相移开；－采样装置（３２，８１），用于在数字信号（ＤＳ）的第一特征信号部分（ＬＥ）出现之时的第一时刻对所述时钟信号（２１－２４，１２１－１２５，１３１－１３４）采样；和　－计算装置（３３），用于根据在所述第一时刻处的所述时钟信号（２１－２４，１２１－１２５，１３１－１３ ４）以及根据在比所述第一时刻晚的第二时刻处的所述时钟信号（２１－２４，１２１－１２５，１３１－１３４）来计算在所述第一时刻与所述第二时刻之间的时间。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：罗伯特施平德勒，罗兰德布兰德尔，埃瓦尔德贝格勒，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]