【技术实现步骤摘要】
一种基于LIF模型的脉冲神经网络神经元电路
[0001]本专利技术属于集成电路设计
，尤其涉及到一种基于LIF(Leaky Integrate and Fire)模型的脉冲神经网络神经元电路实现的方法。
技术介绍
[0002]生物系统非常节能，特别是大脑，由数十亿神经元细胞组成，耗电约20W。这些单元是有噪声的、不精确的、不可靠的模拟设备。当它们被集成到由相互作用的神经元组成的大脑结构中时，它们可以在非常低功耗的情况下，实时地、高精度地解决复杂的任务和表现复杂的行为。人的大脑中有1011个神经元及1015个突触且消耗能量极低。若想要模拟大脑中大量神经元和突触并行处理信息，电路需要具有超低功耗的性能及占用面积越小越好。神经网络研究方向可分为两类，一类是精确模拟人脑的运行模式，即模拟出细胞膜中的离子通道，例如Hodgkin-Huxley神经元模型，但这类模型实现较为复杂；一类是追求超低功耗及超紧凑电路，在这类电路中，通常使用较为简单的神经元模型，例如LIF神经元模型，该模型既能实现神经元基本功能，又因电路实现较为简单，能极
【技术保护点】
【技术特征摘要】
1.一种基于LIF模型的脉冲神经网络神经元电路，其特征在于，包括：包括膜电位积累电路、泄露电路、脉冲产生电路、不应期电路及复位电路，所述膜电位积累电路与泄露电路相连，膜电位积累电路的输出端连接到脉冲产生电路的一个输入端，脉冲产生电路与不应期电路相连，不应期电路的输出端连接到复位电路的输入端，复位电路的输出端连接到膜电位积累电路的输入端。所述膜电位积累电路通过一个电容C
mem
实现，利用电容C
mem
对输入信号进行累积，将膜电位V
mem
积累至阈值电压用于产生脉冲信号；所述泄露电路采用一个NMOS管M3与电容C
mem
并联，没有信号输入时，膜电压将会泄露至静息电位或到下一次信号的到来；所述脉冲产生电路由一个比较器Comp与一个buffer构成，将膜电位与阈值电压进行比较，一旦膜电位超过阈值电压则发射一个脉冲信号；所述不应期电路由一个电容C1、一个PMOS管M4与一个由V
ref
控制的NMOS管M5并联构成，V
ref
可以调节不应期时间。一旦脉冲产生电路产生一个脉冲信号，不应期电路则产生一个复位信号传输给复位电路；所述复位电路由一个NMOS管M2和PMOS管M1串联构成，用于接收不应期电路产生的复位信号V
rst
，快速将膜电位放电至静息电位，并且断开与输入信号的连接，在一段时间内不接受任何输入信号。2.根据权利要求1所述的一种基于LIF模型的脉冲神经网络神经元电路，其特征在于，所述膜电位积累电路包括电容C
mem
，所述电容C
mem
一端连接膜电压V
mem
，一端接地；所述泄露电路包括NMOS管M3，其中NMOS管M3的栅极连接外部偏置电压V
leak
，所述NMOS管M3的漏极与电容C
mem
连接膜电压V
mem
的一端相连，所述NMOS管M3的源极接地；所述脉冲产生电路包括：比较器Comp、反相器inv1、反相器inv2，其中比较器Comp的正向输入端与电容C
mem
连接膜电压V
mem
的一端相连，比较器Comp的负向输入端与外部偏置电压V
th
相连，比较器的输出端与反相器inv1的输入端相连，其中反相器inv1的输出端与反相器inv2的输入端相连，其中反相器inv2的输出端输出信号V
out
，输出信号V
out
代表整个神经元电路的输出信号；所述不应期电路包括：PMOS管M4、NMOS管M5、电容C1，其中PMOS管M4的栅极连接反相器inv1的输出端，PMOS管的源极连接电源电压VDD，PMOS管的漏极连接NMOS管M5的漏极并输出复位信号V
rst
，其中NMOS管M5的栅极连接外部偏置电压V
ref
，NMOS管M5的源极接地，其中电容C1的一端与PMOS管M4的漏极和NMOS管M5的漏极相连，电容C1的另一端与外部地线GND相连；所述复位电路包括：PMOS管M1和NMOS管M2，其中PMOS管M1的源极与外部输入信号I
in
相连，PMOS管M1的栅极和NMOS管M2的栅极相连并连接到复位信号V
rst
，PMOS管M1的漏极与NMOS管M2的漏极相连并连接到电容C
mem
与膜电压V
mem
相连的一端，NMOS管M2的源极与外部地线GND相连。3.根据权利要求2所述的一种基于LIF模型的脉冲神经网络神经元电路，其特征在于，所述脉冲产生电路的比较器Comp的电路包括：PMOS管N1、PMOS管N2、PMOS管N3、NMOS管N4、NMO...
【专利技术属性】
技术研发人员：王巍，张珊，赵汝法，张定冬，张涛洪，刘博文，袁军，
申请(专利权)人：重庆邮电大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。