一种信号识别处理装置制造方法及图纸

本发明专利技术提供了一种信号识别处理装置，包括一个异构片上系统(SoC)芯片、一个由嵌入式GPU芯片堆叠组成的嵌入式图形处理器(GPU)芯片阵列、一颗以太网交换芯片和一颗PCIe交换芯片，本发明专利技术解决了现有信号识别技术在集成度不高、体积偏大、功耗偏高的问题，具有可扩展、易于实现、灵活性好的特点，支持不同等级的实时数据交换、不同等级的实时性运算、并且能够同时支持传统信号识别算法和未来智能化信号识别算法的计算。法的计算。法的计算。

【技术实现步骤摘要】
一种信号识别处理装置


[0001]本专利技术涉及运用到通信和雷达侦察设备的高性能信号识别
，具体为一种信号识别处理装置。

技术介绍

[0002]在军用和民用的通信和雷达信号侦察设备设计中，存在计算量巨大、设备计算能力受限、设备体积庞大的特性，这些特性与实际应用中对于高实时、低延时和良好移动性的迫切需求相矛盾。
[0003]现有的技术往往将数据传输到通用的高性能运算服务器处理，或者通过FPGA和DSP的堆叠形成庞大的处理器阵列进行处理，造成设备功耗、体积均偏大。这些方案存在以下不足：
[0004]1)如果采用专门的运算设备比如运算服务器、数据中心进行处理，无法有效满足侦察设备需要移动的场景的可靠性和实时性需求；
[0005]2)通过FPGA和DSP的堆叠形成庞大的处理器阵列的方法，存在设备功耗高、体积大、开发困难等问题；
[0006]3)往往无法同时满足传统的信号识别方法和智能化识别方法的计算需求。
[0007]鉴于现有方案的以上不足，有必要专利技术一种设备小型化、集成度高、易于实现、灵活性好、扩展性强的信号识别处理装置，以满足通信、雷达的信号识别和电子侦察需求。

技术实现思路

[0008]本专利技术所要解决的技术问题是提供一种信号识别处理装置，提高信号识别处理设备的集成度、可设计性、灵活性和扩展性。为此，本专利技术采用如下技术方案：
[0009]一种信号识别处理装置，其特征在于包括以下四个组成部分：
[0010]1-a)一颗异构片上系统(SoC)芯片，其作用是系统控制、数据接收、信号预处理和数据分发的功能，以及提供对外的应用接口；
[0011]所述异构片上系统芯片，内部包括ARM多核处理器和可编程逻辑实时信号处理电路；所述可编程逻辑实时信号处理电路被配置成的任务包括连接芯片内ARM处理器的内部接口、连接PCIe交换的高速PCIe接口以及信号预处理计算；
[0012]所述系统控制功能，接收来自对外应用接口的指令，转换成装置内部的控制命令，一部分经SoC内部接口控制可编程逻辑实时信号处理电路工作，另一部分通过千兆以太网经一颗以太网交换芯片发送给嵌入式图形处理器(GPU)芯片阵列，控制各GPU芯片工作；
[0013]所述数据接收功能，实现从外部存储器、信号采集器通过高速光接口或者高速串行数据接口接收待识别原始信号；
[0014]所述信号预处理功能，实现信号的采样率变换、频点变换、时域特征提取、频域特征提取和时频特征提取；
[0015]所述数据分发功能，实现将待识别原始信号或者经预处理信号通过PCIe接口经
PCIe交换芯片送给嵌入式GPU芯片阵列中的各嵌入式GPU芯片；
[0016]所提供的对外的应用接口，为用户提供一组硬件和软件接口，以实现管理命令和识别得到的信息输出。
[0017]1-b)多颗嵌入式图形处理器(GPU)芯片，用作分布式信号识别算法处理；
[0018]所述多颗嵌入式图形处理器(GPU)芯片，通过堆叠形成并行计算，以获得更强的运算能力，并且更好地支持智能化的信号识别算法实现。
[0019]1-c)一颗以太网交换芯片，分别连接到异构片上系统(SoC)芯片和多颗嵌入式图形处理器(GPU)芯片，用作控制命令分发和信号识别信息输出；
[0020]1-d)一颗PCIe交换芯片，分别连接到异构片上系统(SoC)芯片和多颗嵌入式图形处理器(GPU)芯片，用作待识别信号数据分发；
[0021]上述的信号识别处理装置，其特征在于，所述异构片上系统芯片和嵌入式图形处理器(GPU)芯片阵列，构成了一个能够同时支持复杂控制命令处理、分级实时信号预处理、高速数据通道和深度学习算法海量计算的高集成度装置。
[0022]2-a)所述复杂控制命令处理，运行于ARM多核处理器，能够发挥ARM多核处理器在复杂流程控制、编程便利、接口丰富等优势，实现信号预处理和信号识别算法的灵活配置；
[0023]2-b)所述分级实时信号预处理，由异构片上系统(SoC)芯片和嵌入式图形处理器(GPU)芯片阵列组合实现，将信号采样率和频点变换、时频特征提取等高实时性计算分配在可编程逻辑实时信号处理电路计算，实现最高等级实时性处理；将参数配置、资源调度等计算分配到ARM多核处理器，实现控制流程的实时处理；将海量计算的深度学习算法运行在嵌入式图形处理器(GPU)芯片阵列，实现复杂的智能信号识别算法计算；所述控制流程的实时处理并不直接针对原始的海量数据进行计算，但是需要满足一定的阶段性、在某个时间节点完成特定任务的实时性需求。
[0024]2-c)所述高速数据通道，通过将异构片上系统芯片和多个嵌入式图形处理器(GPU)芯片的PCIe接口连接到一个PCIe交换芯片实现，能够实现高达数百Gbps的实时数据交换；
[0025]2-d)所述深度学习算法的海量计算能力由堆叠的图形处理器(GPU)芯片阵列提供，能够提供分布式的信号识别算法运算。
[0026]上述方案能够同时满足信号实时预处理、高等级实时性计算和海量深度学习算法的需求，能够同时支持传统基于信号特征和模板匹配的信号分选方法和最新的人工智能的方法。上述方案中，异构片上系统(SoC)芯片、嵌入式图形处理器(GPU)芯片阵列和两级高速数据交换通道，构成了一个可扩展、易于实现、灵活性好的异构信号处理装置。进一步地，所述装置以异构方式集成了多种处理器，具有极高的集成度，使得设备小型化和低功耗成为可能；嵌入式图形处理器(GPU)芯片阵列的引入，提供了海量处理能力的灵活组织和可扩展性；所述装置支持不同等级的实时数据交换、不同等级的实时性运算、并且支持未来的大规模智能识别算法的海量计算；通过将不同类型计算的流程和算法分配到不同的处理器实现，发挥了异构处理器各自的处理优势，降低了开发难度。
[0027]本专利技术通过异构处理机的集成设计，能够同时满足信号实时预处理、高等级实时性计算和海量深度学习算法的需求，能够同时支持传统基于信号特征和模板匹配的信号分选方法和最新的人工智能的方法。
附图说明
[0028]图1为本专利技术所述信号识别装置的组成框图。
具体实施方式
[0029]为了充分理解本专利技术的
技术实现思路
，下面给出具体实施例，结合附图对本专利技术的技术方案进行较为详细的介绍和说明。
[0030]图1为采用本专利技术方案的一种信号识别装置的组成框图，其硬件组成包括一颗异构片上系统(SoC)芯片11、由多颗嵌入式图形处理器(GPU)芯片1～n构成的嵌入式图形处理器(GPU)芯片阵列12、以及以太网交换芯片13和PCIe交换芯片14。其中，n为大于2的自然数。
[0031]异构片上系统(SoC)芯片11的作用是系统控制、数据接收、信号预处理和数据分发的功能，以及提供对外的应用接口；所述异构片上系统芯片11，内部包括ARM多核处理器111和可编程逻辑实时信号处理电路112；所述可编程逻辑实时信号处理电路被112配置成的任务包括连接芯片内ARM本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号识别处理装置，其特征在于包括以下四个组成部分：1-a)一颗异构片上系统(SoC)芯片，其作用是系统控制、数据接收、信号预处理和数据分发的功能，以及提供对外的应用接口；所述异构片上系统芯片，内部包括ARM多核处理器和可编程逻辑实时信号处理电路；所述可编程逻辑实时信号处理电路被配置成的任务包括连接芯片内ARM处理器的内部接口、连接PCIe交换芯片的高速PCIe接口以及信号预处理计算；所述系统控制功能，接收来自对外应用接口的指令，转换成装置内部的控制命令，一部分经SoC内部接口控制可编程逻辑实时信号处理电路工作，另一部分通过千兆以太网经一颗以太网交换芯片发送给嵌入式图形处理器(GPU)芯片阵列，控制各GPU芯片工作；所述数据接收功能，实现从外部存储器、信号采集器通过高速光接口或者高速串行数据接口接收待识别原始信号；所述信号预处理功能，实现信号的采样率变换、频点变换、时域特征提取、频域特征提取和时频特征提取；所述数据分发功能，实现将待识别原始信号或者经预处理信号通过PCIe接口经PCIe交换芯片送给嵌入式图形处理器(GPU)芯片阵列中的各嵌入式GPU芯片；所提供的对外的应用接口，为用户提供一组硬件和软件接口，以实现管理命令和识别得到的信息输出；1-b)多颗嵌入式图形处理器(GPU)芯片，用作分布式信号识别算法处理；所述多颗嵌入式图形处理器(GPU)芯片，通过堆叠形成并行计算，以获得更强的运算能力，并且更好地支持智能化的信号识别算法实现；1-c)一颗以太网交换芯片，分别连接到异构片上系统(...

【专利技术属性】
技术研发人员：全大英，吕锋，胡志鹏，翟文超，
申请(专利权)人：中国计量大学，
类型：发明
国别省市：