一种非易失性存储器的过擦除现象的检测方法技术

本发明专利技术公开了一种非易失性存储器的过擦除现象的检测方法，包括：步骤S1、对待检测的非易失性存储器进行上电，使得非易失性存储器释放内部配置信息；步骤S2、检测漏电初始化；步骤S3、对所述非易失性存储器的所有全局位线进行漏电检测，若当前被检测的全局位线存在漏电，则进入步骤S4；步骤S4、对当前存在漏电的全局位线中的所有局部位线依次进行漏电检测，若当前被检测的局部位线存在漏电，则进入步骤S5；步骤S5、对当前存在漏电的局部位线进行过擦除修复操作。本发明专利技术能够快速检测和/或消除由于误断电引起的过擦除现象。误断电引起的过擦除现象。误断电引起的过擦除现象。

【技术实现步骤摘要】
一种非易失性存储器的过擦除现象的检测方法


[0001]本专利技术涉及半导体存储器
，特别涉及一种非易失性存储器的过擦除现象的检测方法。

技术介绍

[0002]对于浮栅闪存(Floating gate Flash memory),由于电荷存储在存储单元的浮栅中，当浮栅中有较多电荷时，存储单元的阈值电压为高，当浮栅中有较少电荷时，存储单元的阈值电压为低。这样可以根据存储电荷的多少，来区分存储的是“0”还是“1”.一般定义：编程时电荷被吸引到浮栅，浮栅中有较多电荷，存储单元的阈值电压为高，存储的数据为“0”，相反，编程时电荷从浮栅被吸出，浮栅中有较少电荷，存储单元的阈值电压为低，存储的数据为“1”。一个存储单元上的字线的电压，和位线的电压对浮栅都有影响，由此可知，最终的浮栅上的电压是由字线和位线的电压共同决定的。
[0003]如图1所示，图1是一般上电的基本流程，由上电电路进行初始化，然后等待上电电压稳定，芯片(闪存存储器或浮栅闪存)开始读内部配置信息，读完信息配置判断成功，对芯片进行配置，上电结束，用户就可以进行读写擦操作。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器的过擦除现象的检测方法，其特征在于，包括：步骤S1、对待检测的非易失性存储器进行上电，使得非易失性存储器释放内部配置信息；步骤S2、检测漏电初始化；步骤S3、对所述非易失性存储器的所有全局位线进行漏电检测，若当前被检测的全局位线存在漏电，则进入步骤S4；步骤S4、对当前存在漏电的全局位线中的所有局部位线依次进行漏电检测，若当前被检测的局部位线存在漏电，则进入步骤S5；步骤S5、对当前存在漏电的局部位线进行过擦除修复操作。2.如权利要求1所述的非易失性存储器的过擦除现象的检测方法，其特征在于，所述非易失性存储器包括：若干个第一物理块，每一所述第一物理块包括若干个第二物理块，相邻的第二物理块之间的字线连接，若干个所述第二物理块共用选择管的输入信号、共用源极信号，每一所述第二物理块设有一根全局位线。3.如权利要求2所述的非易失性存储器的过擦除现象的检测方法，其特征在于，每一所述第二物理块包括：若干行存储单元、若干列的存储单元和一全局位线，每一行字线用于将每一行存储单元的所有栅极连接，每一列局部位线用于将每一列存储单元的所有漏极连接，所有所述存储单元的源极相互连接并接入源端电压；所有所述局部位线经选择管与所述全局位线连接。4.如权利要求3所述的非易失性存储器的过擦除现象的检测方法，其特征在于，每一所述选择管的栅极对应输入选择信号，每一所述选择管的漏极与对应的所述全局位线连接；每一所述选择管的源极对应的与局部位线连接。5.如权利要求4所述的...

【专利技术属性】
技术研发人员：汪齐方，陈涛，冯国友，
申请(专利权)人：普冉半导体上海股份有限公司，
类型：发明
国别省市：