一种基于FPGA的数据库SQL加速方法技术

本发明专利技术提供了一种基于FPGA的数据库SQL加速方法,包括构建加速平台，加速预制，数据输出加速，数据存储加速及系统训练等5个步骤。本发明专利技术一方面系统构成简单，通用性好，数据处理能力强，可有效满足各类数据存储作业时加速处理的需求，提高数据处理及传输作业的工作效率；另一方面在数据加速处理时，数据加速效率高，数据处理稳定性好，且对数据加速处理控制自动化、智能化程度及控制精度高，从而极大的提高了数据处理的工作效率及质量。了数据处理的工作效率及质量。了数据处理的工作效率及质量。

【技术实现步骤摘要】
一种基于FPGA的数据库SQL加速方法


[0001]本专利技术涉及一种基于FPGA的数据库SQL加速方法，属计算机


技术介绍

[0002]目前随着网络技术的发展及用户对网速、数据处理能力的要求提高及计算机系统运行时所需处理数据量的增加，迫切需要提高数据在存储作业时的工作效率，针对这一问题，当前虽然开发了大量的相关技术，如专利公开号为CN109284250A，公开日为20190129，专利申请号为201811048816.6，专利名称为一种基于大规模FPGA芯片的计算加速系统及其加速方法。专利公开号为CN110597627A，公开日为20191220，申请号为201910786074.5，专利名称为基于虚拟FPGA的数据库运算加速装置及加速方法。虽然可以一定程度满足数据加速处理的工作需要，但在实际使用中发现，当前的数据加速系统数据处理能力相对较差，数据加速系统运行时加速速率及数据处理作业的合理性和科学性相对较低，同时在数据处理过程中，数据加速处理作业控制精度、控制效率及控制作业的自动化程度也相对较低，难以有效满足使用的需要，同时当前数据加速系统在运行时缺乏有效的抗故障能力，因此造成当前数据加速处理系统运行的稳定性和可靠性相对较低，难以有效满足实际使用的需要。
[0003]针对这一问题，迫切需要开发一种全新的数据加速处理方法，以满足实际工作的需要。

技术实现思路

[0004]针对现有技术上存在的不足，本专利技术提供一种基于FPGA的数据库SQL加速方法，以克服现有同类产品生产中存在的不足，满足实际使用的需要。
[0005]为了达到上述目的，本专利技术提供如下技术方案：一种基于FPGA的数据库SQL加速方法，包括以下步骤:S1，构建加速平台，首先将采用SQL数据库为基础的服务器分别与至少一个数据加速器和至少一个操控终端间建立数据连接，同时将采用SQL数据库为基础的服务器和各数据加速器通过数据通讯网关与外部相同的数据通讯系统建立数据连接，然后将各数据加速器间通过通讯网络相互连接并构成一个加速局域网，所述加速局域网通过至少一个通讯网关与各操控终端连接；S2，加速预制，完成S1步骤后，通过操控终端对各数据加速器的运行优先级进行设定，同时设定各数据加速器处理数据类型、各数据加速器数据加速运行参数、数据计算运算管理算法及数据加速运算优先级及控制策略，同时通过操控终端对各数据加速器运行状态进行全程监控；S3，数据输出加速，在进行数据输出时，首先由外部数据通讯系统通过通讯网关向采用SQL数据库为基础的服务器发送数据调取请求，当采用SQL数据库为基础的服务器接收到数据调取请求后，首先调取相应的数据信息，并在采用SQL数据库为基础的服务器的内存中生成所选择数据的复制映射文件，然后将映射文件通过数据通讯端口发送至数据加速器中，
由数据加速器根据S2步骤设定的参数运行，然后通过通讯网关与外部系统建立数据连接，即可完成数据输出加速；S4，数据存储加速，在进行数据存储作业时，首先外部设备首先通过通讯网关向采用SQL数据库为基础的服务器发送数据存储请求，然后由采用SQL数据库为基础的服务器为待存储数据设置数据存储空间，并同时将待存储数据发送至数据加速器中进行加速运算并缓存，最后在数据存储空间设置完成后，将数据加速器中经过加速处理后的数据直接存储到相应的存储空间中即可；S5，系统训练，在S3和S4步骤运行过程中，由操控终端对各数据加速器运行状态进行监控，并根据监控的数据进行深度学习，得到各数据加速器对各类数据加速运行时相应的数据加速运算优先级及控制策略，然后根据控制策略对数据加速器运行状态进行自动协调控制。
[0006]进一步的，所述的S1步骤中，所述数据加速器包括承载箱、操作面板、基于CPU芯片的主控电路板、基于FPGA芯片和GPU芯片的加速电路板、稳压直流电源、插接端子座、插接端子头、串口通讯端子、接线端子，其中承载箱为横断面呈“凵”字形槽状结构，其上端面与操作面板连接并构成密闭腔体结构，所述基于CPU芯片的主控电路板嵌于承载箱内，与承载箱底部平行分布并与承载箱底部间通过若干绝缘端子连接，所述基于CPU芯片的主控电路板下端面与承载箱底部间间距为5—30毫米，其上端面均布若干插接端子座，并与插接端子座电气连接，所述加速电路板至少两个，嵌于承载箱内，与承载箱侧底部垂直分布，并与承载箱侧表面间通过滑轨滑动连接，且各加速电路板均设至少一个插接端子头，并通过插接端子头与基于CPU芯片的主控电路板的插接端子座电气连接，所述稳压直流电源嵌于承载箱内并与承载箱侧壁内表面间固定连接，所述基于CPU芯片的主控电路板、加速电路板均与至少一个串口通讯端子电气连接，所述稳压直流电源与至少一个接线端子电气连接，所述串口通讯端子、接线端子均若干，并嵌于操作面板上端面。
[0007]进一步的，所述的基于CPU芯片的主控电路板包括基于CPU的中央数据处理电路、数据通讯总线电路、MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路，其中基于CPU的中央数据处理电路通过数据通讯总线电路分别与MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路电气连接，且所述MOS驱动电路和I/O端口电路均与各插接端子座电气连接。
[0008]进一步的，所述的加速电路板包括基于FPGA芯片的数据处理电路、基于GPU芯片的图形加速电路、基于PID的加速运算电路、数据通讯总线电路、MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路，其中所述基于FPGA芯片的数据处理电路、基于GPU芯片的图形加速电路、基于PID的加速运算电路相互并联，并分别与数据通讯总线电路电气连接，所述数据通讯总线电路另分别与MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路电气连接,且所述MOS驱动电路和I/O端口电路均与插接端子头、串口通讯端子电气连接。
[0009]进一步的，所述的滑轨为横断面呈“匚”槽状结构，所述滑轨内设与滑轨同轴分布承载弹簧和与滑轨滑动连接的滑块，所述滑块后半部分嵌于滑轨内并与滑轨滑动连接，且所述滑块下端面通过承载弹簧与滑轨底部连接，上端面与加速电路板侧表面连接，所述滑块对应的滑轨侧表面设弹性定位销，并通过弹性定位销与滑轨侧表面连接。
[0010]进一步的，所述的S2步骤中，数据加速器运行优先级以各数据加速器数据缓存电
路中数据存储空间容量为判断依据，优先级与数据存储空间容量呈正比；所述数据加速运算优先级从高到低依次为字符数据、音频数据、图像数据和视频数据。
[0011]进一步的，所述的S2步骤中，在操控终端中录入基于BP神经网络系统及LTSM神经网络系统中的任意一种或两种共用。
[0012]本专利技术一方面系统构成简单，通用性好，数据处理能力强，可有效满足各类数据存储作业时加速处理的需求，提高数据处理及传输作业的工作效率，且抗故障能力强；另一方面在数据加速处理时，数据加速效率高，数据处理稳定性好，且对数据加速处理控制自动化、智能化程度及控制精度高，从而极大的提高了数据处理的工作效率及质量。
附图说明
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的数据库SQL加速方法, 其特征在于：包括以下步骤:S1，构建加速平台，首先将采用SQL数据库为基础的服务器分别与至少一个数据加速器和至少一个操控终端间建立数据连接，同时将采用SQL数据库为基础的服务器和各数据加速器通过数据通讯网关与外部相同的数据通讯系统建立数据连接，然后将各数据加速器间通过通讯网络相互连接并构成一个加速局域网，所述加速局域网通过至少一个通讯网关与各操控终端连接；S2，加速预制，完成S1步骤后，通过操控终端对各数据加速器的运行优先级进行设定，同时设定各数据加速器处理数据类型、各数据加速器数据加速运行参数、数据计算运算管理算法及数据加速运算优先级及控制策略，同时通过操控终端对各数据加速器运行状态进行全程监控；S3，数据输出加速，在进行数据输出时，首先由外部数据通讯系统通过通讯网关向采用SQL数据库为基础的服务器发送数据调取请求，当采用SQL数据库为基础的服务器接收到数据调取请求后，首先调取相应的数据信息，并在采用SQL数据库为基础的服务器的内存中生成所选择数据的复制映射文件，然后将映射文件通过数据通讯端口发送至数据加速器中，由数据加速器根据S2步骤设定的参数运行，然后通过通讯网关与外部系统建立数据连接，即可完成数据输出加速；S4，数据存储加速，在进行数据存储作业时，首先外部设备首先通过通讯网关向采用SQL数据库为基础的服务器发送数据存储请求，然后由采用SQL数据库为基础的服务器为待存储数据设置数据存储空间，并同时将待存储数据发送至数据加速器中进行加速运算并缓存，最后在数据存储空间设置完成后，将数据加速器中经过加速处理后的数据直接存储到相应的存储空间中即可；S5，系统训练，在S3和S4步骤运行过程中，由操控终端对各数据加速器运行状态进行监控，并根据监控的数据进行深度学习，得到各数据加速器对各类数据加速运行时相应的数据加速运算优先级及控制策略，然后根据控制策略对数据加速器运行状态进行自动协调控制。2.根据权利要求1所述的一种基于FPGA的数据库SQL加速方法，其特征在于： S1步骤中，所述数据加速器包括承载箱（1）、操作面板（2）、基于CPU芯片的主控电路板（3）、基于FPGA芯片和GPU芯片为基础的加速电路板（4）、稳压直流电源（5）、插接端子座（6）、插接端子头(7)、串口通讯端子（8）、接线端子（9），其中承载箱（1）为横断面呈“凵”字形槽状结构，其上端面与操作面板（2）连接并构成密闭腔体结构，所述基于CPU芯片的主控电路板（3）嵌于承载箱（1）内，与承载箱（1）底部平行分布并与承载箱（1）底部间通过若干绝缘端子（10）连接，所述基于CPU芯片的主控电路板（3）下端面与承载箱（1）的底部间距为5—30毫米，其上端面均布若干插接端子座（6），并与插接端子座（6）电气连接，所述加速电路板（4）至少两个，嵌于承载箱（1）内，与承载箱（1）侧底部垂直分布，所述加速电路板（4）与承载箱（...

【专利技术属性】
技术研发人员：黄超，
申请(专利权)人：南京新动态信息科技有限公司，
类型：发明
国别省市：