芯片、多晶粒芯片及晶圆片制造技术

本申请提供了一种芯片、多晶粒芯片和晶圆片，所述多晶粒芯片为从一个晶圆片中分离出来具有不同尺寸的多个多晶粒芯片之一，只通过一个光刻掩模组制造。所述多晶粒芯片包括：多个单晶粒，所述单晶粒的边缘设有金属阻隔层；单个导电连接层，用于穿设在各个所述单晶粒之间的区域，并用作分界线；以及基板，其中设有设置在各个所述单晶粒的边缘的金属阻隔层下，并横跨所述金属阻隔层的基板连接，通过低电阻、高掺杂的基板连接以实现各个所述单晶粒之间的导电连接。导电连接。导电连接。

【技术实现步骤摘要】
芯片、多晶粒芯片及晶圆片


[0001]本申请涉及芯片制造领域，特别是一种芯片、多晶粒芯片及晶圆片。

技术介绍

[0002]电子元件，作为包含若干个晶粒，即若干个独立芯片的集成电路，几年来一直是本领域的常用技术。通常使用各种连接技术对多个芯片晶粒进行布线，例如，可以在一个共同的芯片或晶粒块的外壳中实现多芯片晶粒块或多芯片布置。这些技术的共同点是，所使用的单晶粒是从不同生产晶圆片上切割下来的。且通常由不同的技术制造。
[0003]对于某些类型的芯片，如现场可编程门阵列(Field Programmable Gate Array，FPGA)，人们需要实现不同尺寸的芯片，其结构基本上是重复的。根据目前的技术水平，这需要为每个芯片尺寸单独设置生产掩模组。在当今的纳米技术中，成本极其昂贵。
[0004]有关常用技术，可参考美国专利(US 9147611B1)和美国专利申请(US 2015/0171079A1)，其描述了从一个晶圆片中可以只用一个生产掩模组生产出不同大小、相互连接排列的多个单晶粒。
[0005]美国专利申请(US20020004932A1)也描述了如何在单个晶粒边缘的密封圈下打开隧道。
[0006]申请内容
[0007]本申请提供一种多晶粒芯片，其中，所述多晶粒芯片只由一个光刻掩模组制造，包括一个或多个单晶粒的具有不同尺寸的所述多晶粒芯片从一个晶片中分离出来；其中，至少两个所述单晶粒之间有电连接，所述电连接不经由输入或输出缓冲器产生；其中，一个导电连接层被用于穿设在各个所述单晶粒之间的区域，并且还被用作分界线；其中，一个基板连接被用于在位于各个所述单晶粒的边缘的金属阻隔层下穿行；其中，在不使用金属结构的情况下，通过低电阻、高掺杂的基板连接，以实现各个所述单晶粒之间的导电连接。
[0008]在一些实施例中，设有电子开关或母线座，用于防止单晶粒芯片或所述多晶粒芯片从晶片上取下时切断连接的浮动。
[0009]在一些实施例中，利用所述电子开关实现单晶粒芯片或所述多晶粒芯片从晶片上取下时切断连接的信号关断。
[0010]在一些实施例中，在光罩的边界上，单晶粒间的连接方式与所述光罩内的连接方式相同。
[0011]在一些实施例中，所述单晶粒连接在一个晶片上，并被分离成任意数量的多晶粒芯片阵列。
[0012]在一些实施例中，所述多晶粒芯片包括多个相同类型的所述单晶粒组成的矩形阵列。
[0013]在一些实施例中，所述多晶粒芯片包括多个不同尺寸的所述单晶粒。
[0014]本申请提供一种多晶粒芯片，所述多晶粒芯片由一个光刻掩模组制造，从一个晶圆片中分离出来，并具有不同尺寸；所述多晶粒芯片包括：一个或多个单晶粒，所述单晶粒
的边缘设有金属阻隔层；以及单个导电连接层，用于穿设在各个所述单晶粒之间的区域，并用作分界线；以及基板连接，用于在位于各个所述单晶粒的边缘的金属阻隔层下穿行；其中，当所述多晶粒芯片包括多个所述单晶粒时，所述单晶粒之间有电连接，所述电连接不经由输入或输出缓冲器产生；其中，所述多晶粒芯片在不使用金属结构的情况下实现各个所述单晶粒之间的导电连接。
[0015]在一些实施例中，所述多晶粒芯片包括电子开关或母线座，设置在所述多个单晶粒之内，用以防止所述多晶粒芯片从所述晶圆片上取下时切断连接的浮动。
[0016]在一些实施例中，所述多晶粒芯片包括电子开关，设置在所述多个单晶粒之内，用以实现所述多晶粒芯片从所述晶圆片上取下时切断连接的信号关断。
[0017]在一些实施例中，在制造所述晶粒芯片过程中使用光罩时，所使用的光罩的边界上的所述晶圆片的单晶粒间的连接方式与所述光罩内的连接方式相同。
[0018]本申请提供一种多晶粒芯片，所述多晶粒芯片为只从一个晶圆片中分离出来的具有不同尺寸的多个多晶粒芯片之一，并由一个光刻掩模组制造；所述多晶粒芯片包括：多个单晶粒，所述单晶粒的边缘设有金属阻隔层；单个导电连接层，用于穿设在各个所述单晶粒之间的区域；以及基板，设置在各个所述单晶粒的边缘的金属阻隔层下，并横跨所述金属阻隔层，其两端分别连接到一个单晶粒的输入电路和另一个单晶粒的与所述输入电路相对的一个输出电路；其中，所述单晶粒之间通过所述导电连接层进行电连接，并通过低电阻、高掺杂的基板连接以实现各个所述单晶粒之间的导电连接。
[0019]本申请提供一种芯片，包括：一个或多个单晶粒，所述单晶粒的边缘设有密封圈；所述单晶粒均从一个晶圆片分离而得；所述晶圆片上的各个单晶粒之间通过单个导电连接层连接，以使得从所述晶圆片上分离而得的多晶粒芯片中的各个单晶粒之间通过所述导电连接层进行电连接；所述晶圆片上的各个单晶粒的密封圈下设置有基板；在所述基板中设有在所述密封圈下打开隧道的基板连接；所述基板连接通过所述导电连接层，以通过低电阻、高掺杂的基板连接实现各个所述单晶粒之间的导电连接。
[0020]本申请提供一种晶圆片，包括多个单晶粒，所述多个单晶粒的边缘均设有金属阻隔层；相邻的所述单晶粒之间通过单个导电连接层连接；所述多个单晶粒的金属阻隔层的下方设置有基板，所述基板中设有两端分别连接所述单晶粒和所述导电连接层的基板连接，以通过低电阻、搞掺杂的基板连接实现各个所述单晶粒之间的导电连接；所述晶圆片配置为可分离出多个具有不同尺寸的芯片。
[0021]本申请能够实现芯片，特别是FPGA芯片的不同尺寸，而不需要频繁更换生产掩膜组；并通过划线，即芯片之间的划线沟来连接它们。可以使用单个晶粒，或者，也可以从一个晶圆片上使用几乎任意数量的晶粒，然后实现各个晶粒之间的大量连接。
附图说明
[0022]图1为本申请示例的在一个光罩中彼此连接的单晶粒的示意图。图中示出了各个晶粒之间的连接。
[0023]图2为本申请示例的金属阻隔层(密封圈)的隧道式晶粒对晶粒连接的示意图。
[0024]图3为本申请示例的密封圈下的基体连接示意图。
具体实施方式
[0025]本申请能够解决的技术问题是：在不需要频繁更换生产掩膜组的情况下，实现生产不同尺寸的芯片，特别是FPGA芯片；并通过划线，即芯片之间的划线沟来连接它们。可以使用单个晶粒，也可以从一个晶圆片上使用几乎任意数量的晶粒，来实现各个晶粒之间的大量连接。
[0026]为了解决上述技术问题，本申请提供一种多晶粒芯片。在本实施例中，所述多晶粒芯片只由一个光刻掩模组制造，并从一个晶圆片中分离出来，并且，该一个光刻掩膜组可从一个晶圆片中分离出具有不同尺寸的多个芯片。所述芯片可以包括一个或多个单晶粒。
[0027]除非特别指定，本申请的说明书描述的是所述芯片包括多个单晶粒的情况。其中，包括多个单晶粒的芯片成为多晶粒芯片。
[0028]多晶粒芯片至少使用了一个晶圆片中的两个晶粒，且这两个晶粒并没有被分开。在这种情况下，晶粒之间通常没有电连接。晶粒之间的连接可以通过例如键合线来实现。
[0029]使用键合线连接的缺点是，至少需要使用一个输入和一个输出缓冲本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多晶粒芯片，其特征在于，所述多晶粒芯片由一个光刻掩模组制造，从一个晶圆片中分离出来，并具有不同尺寸；所述多晶粒芯片包括：一个或多个单晶粒，所述单晶粒的边缘设有金属阻隔层；以及单个导电连接层，用于穿设在各个所述单晶粒之间的区域，并用作分界线；以及基板连接，用于在位于各个所述单晶粒的边缘的金属阻隔层下穿行；其中，当所述多晶粒芯片包括多个所述单晶粒时，所述单晶粒之间有电连接，所述电连接不经由输入或输出缓冲器产生；其中，所述多晶粒芯片在不使用金属结构的情况下实现各个所述单晶粒之间的导电连接。2.根据权利要求1所述的多晶粒芯片，其特征在于，包括电子开关或母线座，设置在所述多个单晶粒之内，用以防止所述多晶粒芯片从所述晶圆片上取下时切断连接的浮动。3.根据权利要求1所述的多晶粒芯片，其特征在于，包括电子开关，设置在所述多个单晶粒之内，用以实现所述多晶粒芯片从所述晶圆片上取下时切断连接的信号关断。4.根据权利要求1所述的多晶粒芯片，其特征在于，在制造所述晶粒芯片过程中使用光罩时，所使用的光罩的边界上的所述晶圆片的单晶粒间的连接方式与所述光罩内的连接方式相同。5.根据权利要求1所述的多晶粒芯片，其特征在于，所述单晶粒连接在一个晶圆片上，并被分离成任意数量的多晶粒芯片阵列。6.根据权利要求1所述的多晶粒芯片，其特征在于，所述多晶粒芯片包括多个相同类型的所述单晶粒组成的矩形阵列。7.根据权利要求...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：帕特福斯有限责任公司，
类型：发明
国别省市：