半导体存储器装置和控制半导体存储器装置的修复的方法制造方法及图纸

提供了一种半导体存储器装置和控制半导体存储器装置的修复的方法。所述半导体存储器装置包括存储器单元阵列、纠错码(ECC)引擎、连接在存储器单元阵列与ECC引擎之间的输入/输出(I/O)门控电路、错误信息寄存器和控制逻辑电路。存储器单元阵列包括多个存储器单元行。控制逻辑电路基于命令和地址来控制ECC引擎、I/O门控电路和错误信息寄存器。I/O门控电路向ECC引擎提供通过对多个存储器单元行的刷新操作而从存储器单元阵列读取的码字。ECC引擎基于码字的奇偶校验位对码字的主数据执行ECC解码，并且响应于由于执行ECC解码而针对对应的地址检测到可纠正错误，向控制逻辑电路提供错误产生信号。误产生信号。误产生信号。

【技术实现步骤摘要】
半导体存储器装置和控制半导体存储器装置的修复的方法
[0001]本申请要求于2019年8月29日在韩国知识产权局提交的第10-2019-0106655号韩国专利申请的优先权的权益，该韩国专利申请的公开通过引用全部包含于此。


[0002]本公开涉及存储器，更具体地，涉及半导体存储器装置、包括该半导体存储器装置的存储器系统以及控制该半导体存储器装置的修复的方法。

技术介绍

[0003]半导体存储器装置可以被分类成非易失性存储器装置(诸如，闪速存储器装置)和易失性存储器装置(诸如，DRAM)。DRAM的高速操作和成本效率使得DRAM被用于系统存储器成为可能。由于DRAM的制造设计规则的持续缩小，DRAM中的存储器单元的错误位的量可能快速增大且DRAM的良率会降低。
[0004]诸如基于闪速存储器的固态驱动器(SSD)的存储装置可以被广泛地用作计算装置的大容量存储介质。SSD可以将数据存储在非易失性存储器装置(诸如，闪速存储器装置)中，并且使用易失性存储器装置(诸如，DRAM装置)作为缓冲存储器来管理用于控制闪速存储器装置的各种信息。当本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，所述半导体存储器装置包括：存储器单元阵列，包括多个存储器单元行，所述多个存储器单元行中的每个存储器单元行包括多个易失性存储器单元；纠错码引擎；输入/输出门控电路，连接在存储器单元阵列与纠错码引擎之间；错误信息寄存器；以及控制逻辑电路，被配置为基于从外部存储器控制器接收的命令和地址来控制纠错码引擎、输入/输出门控电路和错误信息寄存器，其中，输入/输出门控电路被配置为向纠错码引擎提供通过对所述多个存储器单元行的刷新操作而从存储器单元阵列读取的码字，其中，纠错码引擎被配置为基于码字的奇偶校验位对码字的主数据执行纠错码解码，并且被配置为响应于由于执行纠错码解码而针对对应的地址检测到可纠正错误，向控制逻辑电路提供错误产生信号，并且其中，控制逻辑电路被配置为通过基于错误产生信号累积具有可纠正错误的位置信息，来将错误信息存储在错误信息寄存器中。2.根据权利要求1所述的半导体存储器装置，其中，控制逻辑电路被配置为：将所述多个存储器单元行中的发生可纠正错误的候选缺陷存储器单元行的候选缺陷行地址作为错误信息存储在错误信息寄存器中，以及响应于来自外部存储器控制器的寄存器读取命令，控制错误信息寄存器提供累积在错误信息寄存器中的错误信息作为累积错误信息。3.根据权利要求2所述的半导体存储器装置，其中，控制逻辑电路被配置为：当通过累积错误信息而使错误信息寄存器的存储空间满时，向外部存储器控制器提供通知信号。4.根据权利要求2所述的半导体存储器装置，所述半导体存储器装置还包括：熔丝电路，被配置为存储候选缺陷行地址的与候选缺陷行地址的目标缺陷行地址对应的替换行地址，其中，每个目标缺陷行地址包括数量大于参考数量的可纠正错误，并且其中，熔丝电路被配置为：当来自外部存储器控制器的访问地址与目标缺陷行地址中的一个匹配时，通过输出与目标缺陷行地址中的一个对应的替换行地址来执行封装后修复操作。5.根据权利要求1所述的半导体存储器装置，其中，控制逻辑电路被配置为：在错误信息寄存器中存储所述多个存储器单元行中的发生可纠正错误的候选缺陷存储器单元行的候选缺陷行地址、以及与每个候选缺陷行地址对应的可纠正错误的数量。6.如权利要求5所述的半导体存储器装置，其中，控制逻辑电路被配置为：基于累积在错误信息寄存器中的错误信息对候选缺陷行地址中的至少一个候选缺陷行地址执行运行时修复操作。7.根据权利要求6所述的半导体存储器装置，其中，控制逻辑电路被配置为：通过对候选缺陷存储器单元行中的至少一个候选缺陷存储器单元行执行封装后修复操作来执行运行时修复操作，所述至少一个候选缺陷存储器单元行包含大于参考数量的数量的可纠正错误。
8.根据权利要求5所述的半导体存储器装置，其中，控制逻辑电路被配置为：存储候选缺陷列地址，其中，针对每个候选缺陷行地址发生可纠正错误，且当包括候选缺陷列地址的候选缺陷行地址的数量大于参考数量时，对候选缺陷列地址执行封装后修复操作。9.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：至少一个缓冲器裸片；以及多个存储器裸片，堆叠在至少一个缓冲器裸片上并且通过多条基底通孔线传送数据，其中，每个存储器裸片包括存储器单元阵列，并且其中，所述至少一个缓冲器裸片包括纠错码引擎和错误信息寄存器。10.一种存储器系统，所述存储器系统包括：半导体存储器装置；以及存储器控制器，被配置为控制半导体存储器装置，其中，半导体存储器装置包括：存储器单元阵列，包括多个存储器单元行，所述多个存储器单元行中的每个存储器单元行包括多个易失性存储器单元；第一纠错码引擎；输入/输出门控电路，连接在存储器单元阵列与第一纠错码引擎之间；错误信息寄存器；以及控制逻辑电路，被配置为基于从存储器控制器接收的命令和地址来控制第一纠错码引擎、输入/输出门控电路和错误信息寄存器，其中，输入/输出门控电路被配置为向第一纠错码引擎提供通过对所述多个存储器单元行的刷新操作而从存储器单元阵列读取的码字，其中，第一纠错码引擎被配置为基于码字的奇偶校验位对码字的主数据执行纠错码解码，并且被配置为响应于由于执行纠错码解码而针对对应的地址检测到可纠正错误，向控制逻辑电路提供错误产生信号，并且其中，控制逻辑电路被配置为通过基于错...

【专利技术属性】
技术研发人员：殷亨来，金东，朴仁勳，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：