半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成第一电极层；在第一电极层上形成一个或多个相隔离的叠层结构，叠层结构包括电容介质层以及位于电容介质层上的第二电极层；形成黏附层以及保形覆盖黏附层的刻蚀停止层，黏附层覆盖叠层结构的侧壁表面和顶部、以及第一电极层的部分表面；形成覆盖刻蚀停止层和第一电极层的介电层；形成贯穿介电层、刻蚀停止层和黏附层且与第一电极层相接触的第一导电插塞，以及贯穿介电层、刻蚀停止层和黏附层且与第二电极层相接触的第二导电插塞。本发明专利技术实施例有利于提高半导体结构的可靠性。靠性。靠性。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]电容元件常在集成电路(例如射频电路、混合信号电路等)中作为电子无源器件。常见的电容元件包括金属氧化物半导体(MOS)电容、PN结电容、多晶硅-绝缘体-多晶硅(PIP)电容以及金属-绝缘体-金属(MIM)电容等。
[0003]其中，MIM电容一般在后段制程(back-end of line，BEOL)中形成于金属互连结构上，使得MIM电容与硅衬底之间的距离增加，从而减小了MIM电容与衬底之间的寄生电容，且MIM电容的性能受到频率和温度的影响较小，此外，MIM电容在金属互连制程中形成，MIM形成工艺与现有集成电路工艺相兼容。为此，MIM电容逐渐成为无源器件的主流电容类型。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的可靠性。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成第一电极层；在所述第一电极层上形成一个或多个相隔离的叠层结构，所述叠层结构包括电容介质层以及位于所述电容介质层上的第二电极层；形成黏附层以及保形覆盖所述黏附层的刻蚀停止层，所述黏附层覆盖所述叠层结构的侧壁表面和顶部、以及所述第一电极层的部分表面；形成覆盖所述刻蚀停止层和所述第一电极层的介电层；形成贯穿所述介电层、刻蚀停止层和黏附层且与所述第一电极层相接触的第一导电插塞，以及贯穿所述介电层、刻蚀停止层和黏附层且与所述第二电极层相接触的第二导电插塞。
[0006]相应的，本专利技术实施例还提供一种半导体结构，包括：基底；第一电极层，位于所述基底上；一个或多个相隔离的叠层结构，位于第一电极层上，所述叠层结构包括电容介质层以及位于所述电容介质层上的第二电极层；黏附层，所述黏附层覆盖所述叠层结构的侧壁表面和顶部、以及所述第一电极层的部分表面；保形覆盖所述黏附层的刻蚀停止层；介电层，覆盖所述刻蚀停止层和所述第一电极层；第一导电插塞，贯穿所述介电层、刻蚀停止层和黏附层且与所述第一电极层相接触；第二导电插塞，贯穿所述介电层、刻蚀停止层和黏附层且与所述第二电极层相接触。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例的半导体结构的形成方法中，形成黏附层，所述黏附层保形覆盖所述叠层结构的侧壁表面和顶部、以及所述第一电极层的部分表面，也就是说，所述刻蚀停止层与所述第一电极层之间、所述刻蚀停止层与所述电容介质层之间、以及所述刻蚀停止层与所述第二电极层之间还形成有所述黏附层，所述黏附层与第一电极层之间、所述黏附层与第二电极层之间、以及所述黏附层与刻蚀停止层之间的应力匹配度均较好，从而增大了
刻蚀停止层分别与第一电极层和第二电极层之间的粘附性，相应减小了刻蚀停止层中产生的残留应力，进而有利于改善刻蚀停止层在叠层结构的底部侧壁与邻近的第一电极层表面构成的拐角处发生应力释放的问题，相应降低刻蚀停止层发生分层(Delamination)、断裂、产生拐角裂缝(Corner crack)等问题的概率，提高了半导体结构的可靠性。
附图说明
[0009]图1是一种半导体结构的结构示意图；
[0010]图2至图8是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0011]目前所形成的半导体结构的可靠性较差。现结合一种半导体结构分析可靠性较差的原因。
[0012]参考图1，示出了一种半导体结构的结构示意图。
[0013]所述半导体结构包括：基底1；第一电极层2，位于所述基底1上；一个或多个相隔离的叠层结构(未标示)，位于第一电极层2上，所述叠层结构包括电容介质层3以及位于所述电容介质层3上的第二电极层4；保形覆盖所述叠层结构的刻蚀停止层5，所述刻蚀停止层5还覆盖部分所述第一电极层2；介电层6，覆盖所述刻蚀停止层5和所述第一电极层2；第一导电插塞7，贯穿所述介电层6和刻蚀停止层5且与所述第一电极层2相接触；第二导电插塞8，贯穿所述介电层6和刻蚀停止层5且与所述第二电极层4相接触。
[0014]形成所述第一导电插塞7和第二导电插塞8通常包括刻蚀所述介电层6的步骤，所述刻蚀停止层5顶面用于在刻蚀介电层6的步骤中定义刻蚀停止的位置，从而降低对第一电极层2和第二电极层4造成误刻蚀的概率。
[0015]但是，在半导体领域中，所述刻蚀停止层5与电极层(包括第一电极层2和第二电极层4)的黏附性较差，所述刻蚀停止层5中容易产生较大的残留应力。具体地，所述刻蚀停止层5材料与电极层材料的晶格结构、以及热膨胀系数差异均较大，这容易导致刻蚀停止层5与电极层之间的界面缺陷较大，进而导致刻蚀停止层5与电极层之间的黏附性较差。
[0016]其中，位于拐角处(如图1中虚线框中所示)的刻蚀停止层5同时受到来自不同方向的应力(如图1中箭头所示)的作用，例如：受到来自平行于基底1方向的应力、和与基底1表面具有夹角的应力的作用，这两个方向的应力在拐角处叠加，容易导致刻蚀停止层5在拐角处产生较大的应力释放问题，进而导致刻蚀停止层5容易在拐角处产生分层(Delamination)、断裂、以及拐角裂缝(Corner crack)等问题，所形成半导体结构的可靠性较差。
[0017]为了解决所述技术问题，本专利技术实施例的半导体结构的形成方法中，形成了黏附层，所述黏附层保形覆盖所述叠层结构的侧壁表面和顶部、以及所述第一电极层的部分表面，也就是说，所述刻蚀停止层与所述第一电极层之间、所述刻蚀停止层与所述电容介质层之间、以及所述刻蚀停止层与所述第二电极层之间还形成有所述黏附层，所述黏附层与第一电极层之间、所述黏附层与第二电极层之间、以及所述黏附层与刻蚀停止层之间的应力匹配度均较好，从而增大了刻蚀停止层分别与第一电极层和第二电极层之间的粘附性，相应减小了刻蚀停止层中产生的残留应力，进而有利于改善刻蚀停止层在叠层结构的底部侧
壁与邻近的第一电极层表面构成的拐角处发生应力释放的问题，相应降低刻蚀停止层发生分层、断裂、产生拐角裂缝等问题的概率，提高了半导体结构的可靠性。
[0018]为使本专利技术实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。
[0019]图2至图8是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
[0020]参考图2，提供基底(图未示)。
[0021]基底为后续形成MIM电容(Metal-insulator-metal capacitor)提供工艺平台。
[0022]本实施例中，基底包括衬底(图未示)，所述衬底为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
[0023]本实施例中，MIM电容在后段制程中形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；在所述基底上形成第一电极层；在所述第一电极层上形成一个或多个相隔离的叠层结构，所述叠层结构包括电容介质层以及位于所述电容介质层上的第二电极层；形成黏附层以及保形覆盖所述黏附层的刻蚀停止层，所述黏附层覆盖所述叠层结构的侧壁表面和顶部、以及所述第一电极层的部分表面；形成覆盖所述刻蚀停止层和所述第一电极层的介电层；形成贯穿所述介电层、刻蚀停止层和黏附层且与所述第一电极层相接触的第一导电插塞，以及贯穿所述介电层、刻蚀停止层和黏附层且与所述第二电极层相接触的第二导电插塞。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述刻蚀停止层为单层结构，所述刻蚀停止层的材料通过原子层沉积工艺形成；或者，所述刻蚀停止层为多层结构，所述刻蚀停止层包括位于所述黏附层表面的第一刻蚀停止层和位于所述第一刻蚀停止层上的第二刻蚀停止层，所述第一刻蚀停止层的材料通过原子层沉积工艺形成。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一刻蚀停止层的厚度为1纳米至10纳米。4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一刻蚀停止层的材料包括氮化硅、氮氧化硅、含碳氮化硅、或碳氮化硅硼。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述黏附层的厚度是所述刻蚀停止层厚度的十分之一至五分之一。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述黏附层的材料包括氧化硅。7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述黏附层和所述刻蚀停止层的步骤包括：形成初始黏附层，保形覆盖所述叠层结构的顶面和侧壁、以及所述第一电极层；形成保形覆盖所述初始黏附层的初始刻蚀停止层；去除位于第一电极层上的部分所述初始刻蚀停止层和部分所述初始黏附层，剩余所述初始黏附层作为所述黏附层，剩余所述初始刻蚀停止层作为所述刻蚀停止层。8.如权利要求7所述的半导体结构的形成方法，其特征在于，采用等离子体增强化学气相沉积工艺或原子层沉积工艺形成所述初始黏附层。9.如权利要求7所述的半导体结构的形成方法，其特征在于，采用沉积工艺形成所述初始黏附层，所述沉积工艺的工艺温度小于或等于350℃。10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述叠层结构的步骤中，所述叠层结构上还形成有应力缓冲层。11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述叠层结构和所述应力缓冲层的步骤包括：形成保形覆盖所述...

【专利技术属性】
技术研发人员：胡连峰，杨明，卑多慧，倪百兵，张超，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：