一种具有自偏置电路的低延迟失真特性的低功耗比较器制造技术

一种具有自偏置电路的低延迟失真特性的低功耗比较器，由10个MOSFET晶体管M1~M10，两个电容CP和CN，六个开关SW1~SW6组成；晶体管M1~M4为比较器的输入级，M5、M6两个晶体管为比较器输入级的电流限制器，M7~M10为比较器的偏置级。晶体管M5和M6的栅极连接到偏置级中的M7和M10，从而使流经M5，M6的电流为某一特定值。晶体管M8、M9的栅极连接到晶体管M5、M6、M7和M10的栅极，从而形成电流镜结构，可以有效的限制通过输入级的电流。该比较器能有效实现高转换精度，适用异步ADC，可以保证ADC中用于记录数字信号的数据和用于产生数字信号的时间戳的精度，扩大ADC的使用场合。扩大ADC的使用场合。扩大ADC的使用场合。

【技术实现步骤摘要】
一种具有自偏置电路的低延迟失真特性的低功耗比较器


[0001]本专利技术属于模拟集成电路领域，特别涉及一种具有自偏置电路的低延迟失真特性的低功耗比较器。

技术介绍

[0002]ADC将诸如电压或电流等模拟输入转换为数字输出，数字输出可以是数字信号。在典型的线性ADC中，其产生的数字码的最低和最高值可以由输入模拟信号的最大和最小值所决定。输入模拟信号受ADC的高、低工作电压限制。中间模拟输入信号被ADC线性映射并量化为数字信号。在传统的ADC中，模拟输入信号被数模转换器（Digital-to-analog converter, DAC）采集。
[0003]DAC的输出耦合到时钟比较器，其中时钟比较器根据时钟信号在特定时间进行比较。时钟比较器在时钟周期内的特定时间被轮询，以决定输入信号是大于还是小于预定信号。根据时钟比较器的结果，比较过程继续进行。
[0004]在传统的ADC中，模拟输入信号被采样成数模转换器(DAC)。DAC的输出耦合到时钟比较器，其中时钟比较器根据时钟信号在特定时间进行比较。时钟比较器在时钟周期内的特定时间被轮询，以决定输入信号是大于还是小于预定信号。根据时钟比较器的结果，比较过程继续进行。
[0005]在异步ADC中，模拟输入信号不像常规ADC那样采样，其中输入信号是在特定时间采样的。在异步ADC中，模拟输入与基准信号相比较，参考信号可以是平稳的，也可以是连续的。静止基准包括直流参考信号，连续基准包括交流参考信号。异步ADC中的比较器必须以连续模式工作，这意味着它在输入信号上产生一个输出，该输入信号等于参考信号，而不需要时钟来确定何时发生采样。为了实现精确的模拟到数字转换版本，数字的两个元组和模数转换器产生的时间戳必须是准确的。比较器的任何延迟都会导致模拟到数字转换的误差。
[0006]图1是传统低功耗比较器的示意图。该比较器的操作电压为GND至VDD。其中差分输入Vinp和Vinn分别为比较器的正输入端和负输入端，差分输出Voutp和Voutn分别为比较器的正输出端和负输出端。当正输入电压大于负输入电压时，比较器翻转，即正输出电压Voutp接近VDD，负输出电压Voutn可以接近接GND。
[0007]该比较器由四个晶体管M1~M4组成，晶体管的M1和M3的源级连接到VDD，晶体管M2和M4的源极连接到GND。这种传统比较器具有以下几个缺点：比较器没有实现完全差分，因为它没有任何公共节点或虚拟地。而且，流过比较器的漏电流是VDD与GND电压差以及输入端Vinp和Vinn处电压跃迁大小的强函数。此外，该比较器对输入端的电压之间的共模电压变化很敏感。由于这些缺点，比较器的延迟失真较高，不适用异步ADC。因此，本专利提出一款具有自偏置电路的低延迟失真特性的低功耗比较器，从而有效实现高转换精度。

技术实现思路

[0008]针对现有技术存在的问题，本专利技术提出一种具有自偏置电路的低延迟失真特性的低功耗比较器，无需外部提供偏置电压，同时具有共模节点和虚拟地，有利于减小比较器的延迟失真，从而有效实现高转换精度。
[0009]一种具有自偏置电路的低延迟失真特性的低功耗比较器，结构如附图2所示，由10个MOSFET晶体管M1~M10，两个电容CP和CN，六个开关SW1~SW6组成，其中M1、M3、M5、M7、M8为P型MOSFET，M2、M4、M6、M9、M10为N型MOSFET。具体连接关系如下：M5源极、M7源极均与电源VDD相连，M5栅极与M7栅极相连，M5漏极与M1、M3的源极相连；M3的漏极与M4的漏极相连并作为比较器的正输出端Voutp，M3的栅极与M4的栅极相连；M4的源极与M2的漏极均与M6的漏极相连；M1的漏极与M2的漏极相连并作为比较器的负输出端Voutn，M1的栅极与M2的栅极相连；M6源极与M10源极均与GND相连；M8的栅极与M9的栅极相连并与M5、M6、M7、M10的栅极相连；M8的漏极和M9的漏极相连；开关SW1桥联在M3的漏极与栅极之间；开关SW2桥联在M1漏极与栅极之间；比较器正输入电压Vinp通过开关SW3连接到电容CP的左极板，比较器共模电压VCM通过开关SW4连接到电容CP的左极板；电容CP的右极板连接到M1的栅极；比较器负输入电压Vinn通过开关SW5连接到电容CN的右极板，比较器共模电压VCM通过开关SW6连接到电容CN的左极板；电容CN的右极板连接到M3的栅极。
[0010]一种具有自偏置电路的低延迟失真特性的低功耗比较器，具体工作原理如下：晶体管M1~M4为比较器的输入级，M5、M6两个晶体管为比较器输入级的电流限制器，M7~M10为比较器的偏置级。晶体管M5和M6的栅极连接到偏置级中的M7和M10，从而使流经M5，M6的电流为某一特定值，该电流与M7~M10的宽长比相关。晶体管M8、M9的栅极连接到晶体管M5、M6、M7和M10的栅极，从而形成电流镜结构，可以有效的限制通过输入级的电流。
ϕ
1和
ϕ
2为两项不交叠时钟。当
ϕ
1为高时，SW1、SW2、SW4、SW6闭合，共模电压VCM分别被采集到电容器CP的左极板和电容器CN的右极板。差分反相器的共模电压通过闭合的SW1和SW2被分别采样到电容器CP的右极板和电容器CN的左极板。在该过程中，消除了输入级两侧由于不匹配而造成的任何偏移，从而实现了比较器的自偏置。当
ϕ
2为高时，开关SW3和SW5处于闭合状态，其他开关处于断开状态，此时用于实现比较器的作用。当电压Vinp和Vinn等于共模电压VCM时，输出电压等于共模电压VCM。当输入电压Vinp和Vinn不等于共模电压VCM时，输出电压以共模电压VCM为中心进行波动。
[0011]一种具有自偏置电路的低延迟失真特性的低功耗比较器，从而有效实现高转换精度。保证ADC产生的二元组，即用于记录数字信号的数据和用于产生数字信号的时间戳的精度，进而扩大ADC的使用场合。
附图说明
[0012]图1是传统低功耗比较器电路示意图；图2是本专利技术提出的一种具有自偏置电路的低延迟失真特性的低功耗比较器。
具体实施方式
[0013]为使本专利技术的目的、技术方案和优点更加清晰，下面将结合实例给出本专利技术实施方式的具体描述。在该实例中，M1,M3,M5,M7,M8为PMOS管，M2,M4,M6,M9,M10为NMOS管。比较
器中各晶体管宽长比的具体关系如下：M5/M7=M6/M10=2*M1/M8=2*M3/M8=2*M2/M9=2*M4/M9。各MOS管栅长均为180nm；M5，M7，M8栅宽为1um；M1，M3栅宽为500nm；M6，M9，M10栅宽为700nm；M2，M4栅宽为350nm。电容器CP与CN的容值均为200fF。两项不交叠时钟
ϕ
1和
ϕ
2周期为200ns，占空比为50%。共模电压VCM等于Vinp和Vinn的算术平均值。流经晶体管M1和M2组成支路的电流为流经晶体管M5和M6的一半，另一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有自偏置电路的低延迟失真特性的低功耗比较器，其特征在于：由10个MOSFET晶体管M1~M10，两个电容CP和CN，六个开关SW1~SW6组成，其中M1、M3、M5、M7、M8为P型MOSFET，M2、M4、M6、M9、M10为N型MOSFET；M5源极、M7源极均与电源VDD相连，M5栅极与M7栅极相连，M5漏极与M1、M3的源极相连；M3的漏极与M4的漏极相连并作为比较器的正输出端Voutp，M3的栅极与M4的栅极相连；M4的源极与M2的漏极均与M6的漏极相连；M1的漏极与M2的漏极相连并作为比较器的负输出端Voutn，M1的栅极与M2的栅极相连；M6源极与M10源极均与GND相连；M8的栅极与M9的栅极相连并与M5、M6、M7、M10的栅极相连；M8的漏极和M9的漏极相连；开关SW1桥联在M3的漏极与栅极之间；开关SW2桥联在M1漏极与栅极之间；比较器正输入电压Vinp通过开关SW3连接到电容CP的左极板，比较器共模电压VCM通过开关SW4连接到电容CP的左极板；电容CP的右极板连接到M1的栅极；比较器负输入电压Vinn通过开关SW5连接到电容CN的右极板，比较器共模电压VCM通过开关SW6连接到电容CN的左极板；电容CN的右极板连接到M3的栅极。2.根据权利要求1所述一种具有自偏置电路的...

【专利技术属性】
技术研发人员：徐江涛，史晓琳，聂凯明，高静，
申请(专利权)人：天津大学青岛海洋技术研究院，
类型：发明
国别省市：