基于毫秒级时间同步技术的桥梁数据基站制造技术

本发明专利技术公开一种基于毫秒级时间同步技术的桥梁数据基站，包括MCU控制电路、用于缓存数据的SD卡接口电路、用于实现数据基站与远程服务器的数据通讯的4G通讯电路、用于实现MCU控制电路与位移传感器进行通讯的RS485通讯电路、用于同步位移传感器的时间同步电路以及为上述电路提供电源的电源管理电路，MCU控制电路分别与SD卡接口电路、4G通讯电路、RS485通讯电路和时间同步电路连接。本发明专利技术采用毫秒级的时间同步技术，通过在桥梁各个监测点设置位移传感器，利用桥梁数据基站对数据总线上的各个位移传感器进行同步，实现了24小时不间断的毫秒级同步误差的实时监测。秒级同步误差的实时监测。秒级同步误差的实时监测。

【技术实现步骤摘要】
基于毫秒级时间同步技术的桥梁数据基站


[0001]本专利技术涉及桥梁监测
，具体涉及基于毫秒级时间同步技术的桥梁数据基站。

技术介绍

[0002]近年来，由于经济和交通突飞猛进，交通量的剧增和超限超载现象在世界各国凸显。经济的迅速发展，对于交通能力的要求也在不断提高，不少桥梁的老化和功能退化已呈现加速趋势。为了确保大型桥梁结构的安全性和耐久性，减少和避免重大损失，进行桥梁结构工作状态和结构特性参数的监测和评估工作已迫在眉睫。
[0003]由于日常的车辆通行形成桥梁上快速移动的载荷，桥梁的受力点不断发生变化，造成桥梁各个监测点的位移量不断动态变化。因此，要准确分析桥梁在某一时刻的受力状态，就需要对桥梁各个监测点的数据，在时间维度上进行同步采集，避免时间差造成的数据偏差。
[0004]目前，桥梁健康监测系统所采用的传感器均为独立的采集单元，即在时间维度上没有进行同步处理。桥梁健康监测系统实现的过程为：数据基站发出采集命令或传感器用内部定时器进行定时数据采集，完成数据采集后，将数据发送至数据基站进行计算和显示。该过程中没有进行各传感器之间的时间同步和校正。因此，该方案仅能在道路封闭的情况下，测量桥梁各监测点的位移量，无法实现24小时不间断的监测。

技术实现思路

[0005]本专利技术的目的在于提供一种基于毫秒级时间同步技术的桥梁数据基站，桥梁数据基站可在时间维度上对数据总线上各个传感器进行同步，能够准确地采集桥梁各个监测点在同一时刻的状态数据，在不需要进行道路封闭的情况下，实现24小时不间断的监测，为桥梁实时安全预警提高数据支撑。
[0006]为达此目的，本专利技术采用以下技术方案：
[0007]提供一种基于毫秒级时间同步技术的桥梁数据基站，包括MCU控制电路、用于缓存数据的SD卡接口电路、用于实现数据基站与远程服务器的数据通讯的4G通讯电路、用于实现所述MCU控制电路与位移传感器进行通讯的RS485通讯电路、用于同步所述位移传感器的时间同步电路以及为所述MCU核心电路、所述SD卡接口电路、所述4G通讯电路、所述RS485通讯电路和所述时间同步电路提供电源的电源管理电路，所述MCU控制电路分别与所述SD卡接口电路、所述4G通讯电路、所述RS485通讯电路和所述时间同步电路连接。
[0008]作为基于毫秒级时间同步技术的桥梁数据基站的一种优选方案，所述MCU控制电路包括MCU核心电路、MCU电源去耦电路和MCU复位电路；
[0009]所述MCU核心电路包括STM32芯片U1、晶振Y1、晶振Y2、磁珠FB1、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6和电容C7，所述电容C1与所述晶振Y1并联后与所述STM32芯片U1的PD1端连接，所述电容C2与所述晶振Y1并联后与所述STM32芯片U1的PD0端连接，所述电
容C3与所述晶振Y2并联后与所述STM32芯片U1的PC14端连接，所述电容C4与所述晶振Y2并联后与所述STM32芯片U1的PC15端连接，所述磁珠FB1分别与所述电容C5、所述STM32芯片U1的VBAT端、VDD_1端、VDD_2端、VDD_3端和VDD_4端并联后与所述MCU电源去耦电路连接，所述电容C6分别与所述电容C7和所述磁珠FB1并联后与所述STM32芯片U1的VDDA端连接，所述电容C1、所述电容C2、所述电容C3、所述电容C4、所述电容C5、所述电容C6、所述电容C7、所述STM32芯片U1的BOOT0端、VSS_1端、VSS_2端、VSS_3端、VSS_4端和VSSA端均接地；
[0010]所述MCU电源去耦电路包括电容C8、电容C9、电容C10和电容C11，所述电容C8与3.3V电压连接，且所述电容C8分别与所述电容C9、所述电容C10和所述电容C11并联后与所述STM32芯片U1的VBAT端连接，所述电容C8、所述电容C9、所述电容C10和所述电容C11均接地；
[0011]所述MCU复位电路包括电阻R1和电容C12，所述电阻R1与所述电容C12并联后与所述STM32芯片U1的NRST端连接，所述电阻R1与3.3V电压连接，所述电容C12接地。
[0012]作为基于毫秒级时间同步技术的桥梁数据基站的一种优选方案，所述SD卡接口电路包括TF卡槽J1、电容C13、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6，所述电容C13与所述TF卡槽J1的VDD端并联后与3.3V电压连接，所述TF卡槽J1的DATA0端与所述电阻R2并联后与所述STM32芯片U1的PC8端连接，所述TF卡槽J1的DATA1端与所述电阻R3并联后与所述STM32芯片U1的PC9端连接，所述TF卡槽J1的DATA2端与所述电阻R4并联后与所述STM32芯片U1的PC10端连接，所述TF卡槽J1的DATA3端与所述电阻R5并联后与所述STM32芯片U1的PC11端连接，所述TF卡槽J1的CMD端与所述电阻R6并联后与所述STM32芯片U1的PC12端连接，所述TF卡槽J1的CLK端与所述STM32芯片U1的PD2端连接，所述电阻R2分别与所述电阻R3、所述电阻R4、所述电阻R5和所述电阻R6并联后与3.3V电压连接，所述TF卡槽J1的VSS端和所述电容C13均接地。
[0013]作为基于毫秒级时间同步技术的桥梁数据基站的一种优选方案，所述4G通讯电路包括4G核心电路，所述4G核心电路包括4G通讯模块M1、电容C14、电容C15、电容C16和电容C17，所述4G通讯模块M1的VIN端分别与所述电容C14和所述电容C15并联后与5V电压连接，所述电容C16与所述4G通讯模块M1的RESET端并联后与所述STM32芯片U1的PC5端连接，所述电容C17与所述4G通讯模块M1的RELOAD端并联后与所述STM32芯片U1的PC4端连接，所述4G通讯模块M1的UART1_TX端和UART1_RX端与所述STM32芯片U1的PA3端和PA2端一一对应连接，所述电容C14、所述电容C15、所述电容C16、所述电容C17和所述4G通讯模块M1的GND端均接地。
[0014]作为基于毫秒级时间同步技术的桥梁数据基站的一种优选方案，所述4G通讯电路还包括网络指示灯电路，所述网络指示灯电路包括三极管Q1、三极管Q2、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11和电阻R12，所述电阻R7的一端与所述电阻R9并联后与所述三极管Q1的基极连接，另一端与所述4G通讯模块M1的LED_NET端连接，所述电阻R8与所述三极管Q1的集电极并联后与所述STM32芯片U1的PB0端连接，所述电阻R10的一端与所述电阻R12并联后与所述三极管Q2的基极连接，另一端与所述4G通讯模块M1的LINKA端连接，所述电阻R11与所述三极管Q2的集电极并联后与所述STM32芯片U1的PA7端连接，所述电阻R8和所述电阻R11均与3.3V电压连接，所述电阻R9、所述三极管Q1的发射极、所述电阻R12和所述三极管Q2的发射极均接地。
[0015]作为基于毫秒级时间同步技术的桥梁数据基本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于毫秒级时间同步技术的桥梁数据基站，其特征在于，包括MCU控制电路、用于缓存数据的SD卡接口电路、用于实现数据基站与远程服务器的数据通讯的4G通讯电路、用于实现所述MCU控制电路与位移传感器进行通讯的RS485通讯电路、用于同步所述位移传感器的时间同步电路以及为所述MCU核心电路、所述SD卡接口电路、所述4G通讯电路、所述RS485通讯电路和所述时间同步电路提供电源的电源管理电路，所述MCU控制电路分别与所述SD卡接口电路、所述4G通讯电路、所述RS485通讯电路和所述时间同步电路连接。2.根据权利要求1所述的基于毫秒级时间同步技术的桥梁数据基站，其特征在于，所述MCU控制电路包括MCU核心电路、MCU电源去耦电路和MCU复位电路；所述MCU核心电路包括STM32芯片U1、晶振Y1、晶振Y2、磁珠FB1、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6和电容C7，所述电容C1与所述晶振Y1并联后与所述STM32芯片U1的PD1端连接，所述电容C2与所述晶振Y1并联后与所述STM32芯片U1的PD0端连接，所述电容C3与所述晶振Y2并联后与所述STM32芯片U1的PC14端连接，所述电容C4与所述晶振Y2并联后与所述STM32芯片U1的PC15端连接，所述磁珠FB1分别与所述电容C5、所述STM32芯片U1的VBAT端、VDD_1端、VDD_2端、VDD_3端和VDD_4端并联后与所述MCU电源去耦电路连接，所述电容C6分别与所述电容C7和所述磁珠FB1并联后与所述STM32芯片U1的VDDA端连接，所述电容C1、所述电容C2、所述电容C3、所述电容C4、所述电容C5、所述电容C6、所述电容C7、所述STM32芯片U1的BOOT0端、VSS_1端、VSS_2端、VSS_3端、VSS_4端和VSSA端均接地；所述MCU电源去耦电路包括电容C8、电容C9、电容C10和电容C11，所述电容C8与3.3V电压连接，且所述电容C8分别与所述电容C9、所述电容C10和所述电容C11并联后与所述STM32芯片U1的VBAT端连接，所述电容C8、所述电容C9、所述电容C10和所述电容C11均接地；所述MCU复位电路包括电阻R1和电容C12，所述电阻R1与所述电容C12并联后与所述STM32芯片U1的NRST端连接，所述电阻R1与3.3V电压连接，所述电容C12接地。3.根据权利要求2所述的基于毫秒级时间同步技术的桥梁数据基站，其特征在于，所述SD卡接口电路包括TF卡槽J1、电容C13、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6，所述电容C13与所述TF卡槽J1的VDD端并联后与3.3V电压连接，所述TF卡槽J1的DATA0端与所述电阻R2并联后与所述STM32芯片U1的PC8端连接，所述TF卡槽J1的DATA1端与所述电阻R3并联后与所述STM32芯片U1的PC9端连接，所述TF卡槽J1的DATA2端与所述电阻R4并联后与所述STM32芯片U1的PC10端连接，所述TF卡槽J1的DATA3端与所述电阻R5并联后与所述STM32芯片U1的PC11端连接，所述TF卡槽J1的CMD端与所述电阻R6并联后与所述STM32芯片U1的PC12端连接，所述TF卡槽J1的CLK端与所述STM32芯片U1的PD2端连接，所述电阻R2分别与所述电阻R3、所述电阻R4、所述电阻R5和所述电阻R6并联后与3.3V电压连接，所述TF卡槽J1的VSS端和所述电容C13均接地。4.根据权利要求3所述的基于毫秒级时间同步技术的桥梁数据基站，其特征在于，所述4G通讯电路包括4G核心电路，所述4G核心电路包括4G通讯模块M1、电容C14、电容C15、电容C16和电容C17，所述4G通讯模块M1的VIN端分别与所述电容C14和所述电容C15并联后与5V电压连接，所述电容C16与所述4G通讯模块M1的RESET端并联后与所述STM32芯片U1的PC5端连接，所述电容C17与所述4G通讯模块M1的RELOAD端并联后与所述STM32芯片U1的PC4端连接，所述4G通讯模块M1的UART1_TX端和UART1_RX端与所述STM32芯片U1的PA3端和PA2端一一对应连接，所述电容C14、所述电容C15、所述电容C16、所述电容C17和所述4G通讯模块M1
的GND端均接地。5.根据权利要求4所述的基于毫秒级时间同步技术的桥梁数据基站，其特征在于，所述4G通讯电路还包括网络指示灯电路，所述网络指示灯电路包括三极管Q1、三极管Q2、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11和电阻R12，所述电阻R7的一端与所述电阻R9并联后与所述三极管Q1的基极连接，另一端与所述4G通讯模块M1的LED_NET端连接，所述电阻R8与所述三极管Q1的集电极并联后与所述STM32芯片U1的PB0端连接，所述电阻R10的一端与所述电阻R12并联后与所述三极管Q2的基极连接，另一端与所述4G通讯模块M1的LINKA端连接，所述电阻R11与所述三极管Q2的集电极并联后与所述STM32芯片U1的PA7端连接，所述电阻R8和所述电阻R11均与3.3V电压连接，所述电阻R9、所述三极管Q1的发射极、所述电阻R12和所述三极管Q2的发射极均接地。6.根据权利要求5所述的基于毫秒级时间同步技术的桥梁数据基站，其特征在于，所述RS485通讯电路包括RS485电源隔离电路，所述RS485电源隔离电路包括电源隔离芯片M2、电感L1、电容C18和电容C19，所述电容C18与所述电感L1并联后与5V电压连接，所述电感L1与所述电源隔离芯片M2的VIN端连接，所述电容C19与所述电源隔离芯片M2的VOUT端并联后输出5V隔离电压，所述电容...

【专利技术属性】
技术研发人员：徐郁峰，孔庆彦，郭奋涛，陈兆栓，冯理智，
申请(专利权)人：广东华交科工程科技有限公司，
类型：发明
国别省市：