本发明专利技术公开了一种多核处理器的缓存一致性的实现方法、装置、多核处理器和存储介质，该方法包括：在MESI协议的基础上，增加一个修改且共享状态，以在所述多核处理器中每个处理器的缓存中，将每个缓存行标记为已修改状态、修改且共享状态、独占状态、共享状态和已失效状态中的任一状态；其中，所述修改且共享状态，表示该缓存行中的数据已经更新过，但还没写回内存，并且在其他核的缓存中有同样的有效副本；通过总线监听对每个处理器核对应的缓存行进行跟踪，以根据不同的数据访问模式对相应的缓存行进行状态转换，实现多核处理器的缓存一致性。该方案，通过有效减少内存写回操作，提升多核处理器的性能。核处理器的性能。核处理器的性能。
【技术实现步骤摘要】
多核处理器及其缓存一致性的实现方法、装置和存储介质
[0001]本专利技术属于计算机
，具体涉及一种多核处理器的缓存一致性的实现方法、装置、多核处理器和存储介质，尤其涉及一种多核处理器的缓存一致性的实现方法、装置、多核处理器和存储介质。
技术介绍
[0002]多核是指一个处理器中包含多个中央处理单元核心(cpu core)，是将两个或更多的核心封装在一起集成在一个处理器的电路中。多核处理器是单枚芯片(也称为硅核)，能够直接插入单一的处理器插槽中，但操作系统会利用所有相关的资源，将它的每个执行内核作为分立的逻辑处理器。通过在多个执行内核之间划分任务，多核处理器可在特定的时钟周期内执行更多任务。
[0003]多核处理器在工业产品中已经得到了广泛的应用，随着其应用范围的不断扩大，人们对多核处理器的要求也在不断提高。多核处理器作为产品的控制核心单元，其在产品稳定性、性能优化等方面占据了极其重要的作用。
[0004]多核处理器的缓存一致性，即保证每个处理器核都能访问到最新的内存数据，无论核中缓存的数据是否有效和已更新。实时保持每个核的缓存和内存同步是最简单的多核处理器的缓存一致性的实现方法，但缺点是：大大增加了多核处理器片上总线的带宽，严重影响了多核处理器性能。
[0005]上述内容仅用于辅助理解本专利技术的技术方案，并不代表承认上述内容是现有技术。
技术实现思路
[0006]本专利技术的目的在于，提供一种多核处理器的缓存一致性的实现方法、装置、多核处理器和存储介质，以解决通过实时保持每个核的缓存和内存同步的方式实现多核处理器的缓存一致性，增加了多核处理器片上总线的带宽从而影响多核处理器的性能的问题，达到通过有效减少内存写回操作，提升多核处理器的性能的效果。
[0007]本专利技术提供一种多核处理器的缓存一致性的实现方法，包括：在所述多核处理器的缓存一致性协议为MESI协议的情况下，在所述MESI协议的基础上，增加一个修改且共享状态，以在所述多核处理器中每个处理器的缓存中，将每个缓存行标记为已修改状态、修改且共享状态、独占状态、共享状态和已失效状态中的任一状态；其中，所述修改且共享状态，表示该缓存行中的数据已经更新过，但还没写回内存，并且在其他核的缓存中有同样的有效副本；通过总线监听对每个处理器核对应的缓存行进行跟踪，以根据不同的数据访问模式对相应的缓存行进行状态转换，实现多核处理器的缓存一致性；所述数据访问模式，包括：本地访问模式和总线访问模式。
[0008]在一些实施方式中，还包括：根据每个所述缓存行的状态和操作，建立并维护一个状态机，以根据不同的数据访问模式对相应的缓存行进行状态转换，实现多核处理器的缓
存一致性；所述操作，包括：本地操作和总线操作。
[0009]在一些实施方式中，根据不同的数据访问模式对相应的缓存行进行状态转换，包括：已修改状态的缓存行在总线读操作下转化为修改且共享状态。
[0010]在一些实施方式中，根据不同的数据访问模式对相应的缓存行进行状态转换，还包括：独占状态的缓存行在总线写操作下，不再发出内存写回信号，而是通过总线直接发送到发出总线写信号的处理器核的缓存行中，之后最新数据就缓存在该发出总线写信号的处理器核的缓存行中。
[0011]在一些实施方式中，根据不同的数据访问模式对相应的缓存行进行状态转换，还包括：共享状态的缓存行在总线写操作下，不再发出内存写回信号，而是通过总线直接发送到发出总线写信号的处理器核的缓存行中。
[0012]在一些实施方式中，根据不同的数据访问模式对相应的缓存行进行状态转换，还包括：在已修改状态的缓存行或修改且共享状态的缓存行在监听到总线写操作时，能够暂时不作内存写回操作处理，而是通过总线传送到发出总线写信号的处理器核中。
[0013]与上述方法相匹配，本专利技术另一方面提供一种多核处理器的缓存一致性的实现装置，包括：状态配置单元，被配置为在所述多核处理器的缓存一致性协议为MESI协议的情况下，在所述MESI协议的基础上，增加一个修改且共享状态，以在所述多核处理器中每个处理器的缓存中，将每个缓存行标记为已修改状态、修改且共享状态、独占状态、共享状态和已失效状态中的任一状态；其中，所述修改且共享状态，表示该缓存行中的数据已经更新过，但还没写回内存，并且在其他核的缓存中有同样的有效副本；状态转换单元，被配置为通过总线监听对每个处理器核对应的缓存行进行跟踪，以根据不同的数据访问模式对相应的缓存行进行状态转换，实现多核处理器的缓存一致性；所述数据访问模式，包括：本地访问模式和总线访问模式。
[0014]在一些实施方式中，还包括：所述状态转换单元，还被配置为根据每个所述缓存行的状态和操作，建立并维护一个状态机，以根据不同的数据访问模式对相应的缓存行进行状态转换，实现多核处理器的缓存一致性；所述操作，包括：本地操作和总线操作。
[0015]在一些实施方式中，所述状态转换单元，根据不同的数据访问模式对相应的缓存行进行状态转换，包括：已修改状态的缓存行在总线读操作下转化为修改且共享状态。
[0016]在一些实施方式中，所述状态转换单元，根据不同的数据访问模式对相应的缓存行进行状态转换，还包括：独占状态的缓存行在总线写操作下，不再发出内存写回信号，而是通过总线直接发送到发出总线写信号的处理器核的缓存行中，之后最新数据就缓存在该发出总线写信号的处理器核的缓存行中。
[0017]在一些实施方式中，所述状态转换单元，根据不同的数据访问模式对相应的缓存行进行状态转换，还包括：共享状态的缓存行在总线写操作下，不再发出内存写回信号，而是通过总线直接发送到发出总线写信号的处理器核的缓存行中。
[0018]在一些实施方式中，所述状态转换单元，根据不同的数据访问模式对相应的缓存行进行状态转换，还包括：在已修改状态的缓存行或修改且共享状态的缓存行在监听到总线写操作时，能够暂时不作内存写回操作处理，而是通过总线传送到发出总线写信号的处理器核中。
[0019]与上述装置相匹配，本专利技术再一方面提供一种多核处理器，包括：以上所述的多核
处理器的缓存一致性的实现装置。
[0020]与上述方法相匹配，本专利技术再一方面提供一种存储介质，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行以上所述的多核处理器的缓存一致性的实现方法。
[0021]由此，本专利技术的方案，通过在MESI协议的基础上增加了一个修改且共享状态(MS)的，通过总线监听对每个处理器核对应的缓存行进行跟踪，能够有效减少内存写回操作，提升多核处理器的性能。
[0022]本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。
[0023]下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。
附图说明
[0024]图1为本专利技术的多核处理器的缓存一致性的实现方法的一实施例的流程示意图；
[0025]图2为本专利技术的多核本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种多核处理器的缓存一致性的实现方法，其特征在于，包括：在所述多核处理器的缓存一致性协议为MESI协议的情况下，在所述MESI协议的基础上，增加一个修改且共享状态，以在所述多核处理器中每个处理器的缓存中，将每个缓存行标记为已修改状态、修改且共享状态、独占状态、共享状态和已失效状态中的任一状态；其中，所述修改且共享状态，表示该缓存行中的数据已经更新过，但还没写回内存，并且在其他核的缓存中有同样的有效副本；通过总线监听对每个处理器核对应的缓存行进行跟踪，以根据不同的数据访问模式对相应的缓存行进行状态转换，实现多核处理器的缓存一致性；所述数据访问模式，包括：本地访问模式和总线访问模式。2.根据权利要求1所述的多核处理器的缓存一致性的实现方法，其特征在于，还包括：根据每个所述缓存行的状态和操作，建立并维护一个状态机，以根据不同的数据访问模式对相应的缓存行进行状态转换，实现多核处理器的缓存一致性；所述操作，包括：本地操作和总线操作。3.根据权利要求1或2所述的多核处理器的缓存一致性的实现方法，其特征在于，根据不同的数据访问模式对相应的缓存行进行状态转换，包括：已修改状态的缓存行在总线读操作下转化为修改且共享状态。4.根据权利要求1或2所述的多核处理器的缓存一致性的实现方法，其特征在于，根据不同的数据访问模式对相应的缓存行进行状态转换，还包括：独占状态的缓存行在总线写操作下，不再发出内存写回信号，而是通过总线直接发送到发出总线写信号的处理器核的缓存行中，之后最新数据就缓存在该发出总线写信号的处理器核的缓存行中。5.根据权利要求1或2所述的多核处理器的缓存一致性的实现方法，其特征在于，根据不同的数据访问模式对相应的缓存行进行状态转换，还包括：共享状态的缓存行在总线写操作下，不再发出内存写回信号，而是通过总线直接发送到发出总线写信号的处理器核的缓存行中。6.根据权利要求1或2所述的多核处理器的缓存一致性的实现方法，其特征在于，根据不同的数据访问模式对相应的缓存行进行状态转换，还包括：在已修改状态的缓存行或修改且共享状态的缓存行在监听到总线写操作时，能够暂时不作内存写回操作处理，而是通过总线传送到发出总线写信号的处理器核中。7.一种多核处理器的缓存一致性的实现装置，其特征在于，包括：状态配置单元，被配置为在所述多核处理器的缓存一致性协议为MESI协议的情况下，在所述MESI协议的基础上，增加一个修改且共享状态，以在所述多核处理器中每个处理器的缓存中...
【专利技术属性】
技术研发人员：叶政，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。