多核系统技术方案

本发明专利技术具有：多个处理器(11a～11c)，它们执行相互不同的处理；多路复用器(12

【技术实现步骤摘要】
【国外来华专利技术】多核系统


[0001]本专利技术涉及支持功能安全的自检方式的多核系统。

技术介绍

[0002]面向车载等要求高可靠性的微型计算机的CPU核一般采用双核锁步(Dual Core Lockstep)方式。图8是现有的双核锁步的电路结构图。双核锁步具有实际执行处理的主核30和检查用的检查核40。
[0003]延迟电路31、32使主核30的地址总线、命令总线、写入数据总线延迟例如3个周期，比较器34、35将来自延迟电路31、32的地址总线、命令总线、写入数据总线与来自检查用的检查核40的地址总线、命令总线、写入数据总线进行比较。然后，在比较结果不一致的情况下，判定为异常。
[0004]此外，在专利文献1中，作为检查工作中的多个CPU的方式，记载了多核微处理。该方式以轮询(Round Robin)的方式选择检查对象核，在将检查对象核内的上下文移动到其他CPU之后，通过专用自诊断程序以自检方式对检查对象核进行检查。
[0005]现有技术文献
[0006]专利文献1：日本特开2005-129053号公报

技术实现思路

[0007]专利技术要解决的课题
[0008]但是，在采用除了图8所示的主核30以外还内置有多个专用核(DSP)的微型计算机的情况下，当按照每个专用核采用双核锁步以检查工作中的专用核时，硬件量增大。此外，耗电也增加。
[0009]此外，在专利文献1中，必须将检查对象核从实际工作中切断。因此，未能使核连续工作。
[0010]本专利技术的课题在于提供一种多核系统，该多核系统抑制硬件和耗电，并能够使核的实际工作在不停止的情况下连续工作。
[0011]用于解决课题的手段
[0012]为了解决上述课题，本专利技术的多核系统具有：多个处理器，它们执行相互不同的处理；选择部，其选择所述多个处理器中的任意处理器；将由所述选择部选择出的处理器的内部状态/内部数据/流水线状态复制到检查处理器中的单元；比较器，其对所述检查处理器的外部状态与由所述选择部选择出的处理器的外部状态进行比较，或者对所述检查处理器的内部状态与由所述选择部选择出的处理器的内部状态进行比较；以及控制部，其在根据所述比较器的比较结果而所述外部状态或所述内部状态不一致的情况下，判定为所选择的处理器或所述检查处理器异常。
[0013]专利技术效果
[0014]根据本专利技术，使用一个检查处理器，当选择部选择了多个处理器中的任意处理器
时，将内部状态/内部数据/流水线状态从所述多个处理器中的一个处理器复制到检查处理器中，比较器对由选择部选择出的处理器的外部状态与检查处理器的外部状态进行比较，或者对由选择部选择出的处理器的内部状态与检查处理器的内部状态进行比较。在根据比较器的比较结果，外部状态或内部状态不一致的情况下，控制部判定为所选择的处理器或检查处理器异常。
[0015]即，检查处理器为1个即可，因此，能够抑制硬件和耗电，并能够使处理器的实际工作在不停止的情况下连续工作。
附图说明
[0016]图1是实施例1的多核系统的电路结构图。
[0017]图2是示出实施例1的多核系统的基于轮询的各处理器与检查处理器的比较处理的时序图。
[0018]图3是示出进行实施例1的多核系统的各处理器与检查处理器的地址总线的比较和命令总线的比较并判定异常的控制部的图。
[0019]图4是示出进行实施例1的多核系统的各处理器与检查处理器的写入数据总线的比较并判定异常的控制部的图。
[0020]图5是示出实施例1的多核系统的各处理器与检查处理器的读取数据总线的连线的图。
[0021]图6是示出进行实施例1的多核系统的各处理器与检查处理器的事件输入的连线和各处理器与检查处理器的事件输出的比较并判定异常的控制部的图。
[0022]图7是示出将实施例1的多核系统的各处理器的内部状态/内部数据/流水线状态复制到检查处理器中的路径的图。
[0023]图8是现有的双核锁步方式的电路结构图。
具体实施方式
[0024]以下，参考附图说明本专利技术的多核系统的实施例。
[0025](实施例1)
[0026]图1是实施例1的多核系统的支持功能安全的自检方式的简化的整体电路结构图。图1所示的实施例1的支持功能安全的自检方式的多核系统具有第1处理器11a、第2处理器11b、第3处理器11c、多路复用器12-X(X表示1或2或3或4。以下省略)、延迟电路13-X、比较器14-X、多路复用器15、检查处理器16、延迟电路17、18及控制器21。
[0027]在图1中，作为多个处理器仅仅图示了3个，但是，也有时作为多个处理器具有n个(n≥4)。与此相对，检查处理器仅为1个。
[0028]第1处理器11a、第2处理器11b、第3处理器11c的各个处理器由CPU核构成，执行相互不同的处理。
[0029]多路复用器12-X对应于本专利技术的选择部，根据来自控制器21的选择信号，以时分的方式轮流(Round)地选择多个处理器中的各处理器。另外，多路复用器12-X也可以根据来自控制器21的选择信号，选择多个处理器11a～11c中的任意处理器。例如，也可以如处理器11a、处理器11c、处理器11a、处理器11b那样任意地选择而不以轮询的方式选择多个处理
器。
[0030]延迟电路13-X对应于本专利技术的第1延迟电路，使来自由多路复用器12-X选择出的处理器的内容延迟规定的延迟时间而输出至比较器14-X。
[0031]比较器14-X对应于本专利技术的比较器，对由延迟电路13-X延迟并且由多路复用器12-X选择出的处理器的外部状态(例如虽然未限定，但是为图3所示的地址总线、命令总线上的信号值、图4所示的写入数据总线上的信号值、图6所示的事件输出信号值等)与检查处理器16的外部状态进行比较，或者对所选择的处理器的内部状态与检查处理器16的内部状态进行比较。
[0032]控制器21对应于本专利技术的控制部，在根据比较器14-X的比较结果而外部状态或内部状态不一致的情况下，控制器21判定为所选择的处理器或检查处理器16异常，在仅外部状态一致的情况或仅内部状态一致的情况或外部状态及内部状态一致的情况下，控制器21判定为所选择的处理器和检查处理器16正常。
[0033]控制器21将用于选择处理器的选择信号输出至多路复用器12-X，并且将复制进行自检的处理器的内部状态/内部数据/流水线状态的控制信号输出至多路复用器15。
[0034]多路复用器15在开始由多路复用器12-X选择出的处理器与检查处理器16的比较时，选择由多路复用器12-X选择出的处理器。
[0035]控制器21对应于本专利技术的复制控制部，在开始由多路复用器12-X选择出的处理器与检查处理器16的比较时，经由多路复用器15而使检查处理器16复制由多路复用器12-X选择出的处理器的内部状态(例如，状态机的状态、内部寄存器值、流水线状态)。
[0036]延迟电路1本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种多核系统，其具有：多个处理器，它们执行相互不同的处理；选择部，其选择所述多个处理器中的任意处理器；检查处理器；比较器，其对由所述选择部选择出的处理器的外部状态与所述检查处理器的外部状态进行比较，或者对由所述选择部选择出的处理器的内部状态与所述检查处理器的内部状态进行比较；以及控制部，其在根据所述比较器的比较结果而所述外部状态或内部状态不一致的情况下，判定为所选择的处理器或所述检查处理器异常。2.根据权利要求1所述的多核系统，其中，所述多核系统具有复制控制部，所述复制控制部在开始由所述选择部选择出的处理器与所述检查处理器的外部状态或内部状态的比较时，使所述检查处理器复制由所述选择部选择出的处理器的内部状态。3.根据权利要求1或2所述的多核系统，其中，所述选择部以时分的方式轮流地选择所述多个处...

【专利技术属性】
技术研发人员：山崎尊永，
申请(专利权)人：三垦电气株式会社，
类型：发明
国别省市：