一种高速信号采集存储处理系统技术方案

本发明专利技术公开了一种高速信号采集存储处理系统，采用VPX架构，主要分为CPU模块，信号采集模块、数据存储模块、信号处理模块以及高速背板，CPU模块作为主控模块，提供系统管理及界面显示功能，通过信号采集模块实现高带宽数据的采集的同时还具有DAC回访功能，通过数据存储模块实现高速数据的实时存储，同时实现存储数据的回读或回传功能，通过信号处理板实现数字信号的实时处理，建立了小型化、高性能高速信号采集存储及处理的系统，能满足高达10GB/s存储速度的采集记录需求，同时提供信号采集、处理、存储和分析一体化解决方案，基于本发明专利技术的高集成度小型化设备可以适应复杂的外场环境，提高工作效率。提高工作效率。提高工作效率。

【技术实现步骤摘要】
一种高速信号采集存储处理系统


[0001]本专利技术属于通信
，涉及一种信号处理系统，具体是一种高速信号采集存储处理系统。

技术介绍

[0002]随着雷达技术的日益发展，中频雷达信号的速度不断提高，要求的采集精度也提出了新的需求。然而目前乃至将来，雷达现场工作环境日益恶劣，电磁信号中不仅包含了目标信息，还包含了急剧增多的电磁干扰，以及天气、地形等干扰信息。恶劣的现场环境给雷达信号处理算法的研制带来极大难度，需要将不同环境的雷达信号波形进行前期的记录，提供研发人员做后期的数据分类研究，以及算法模拟，因此对雷达原波形的10GB/s存储速度的采集记录的需求日益迫切。在此基础上,可以衍生出信号一致性分析、雷达检修等设备。
[0003]目前国内外市场上已有一些低速应用的采集存储设备，采集存储的吞吐量难以突破2GSPS/16bit的存储性能。其主要技术受限于存储，而存储的性能受限于目前以CPU为核心的系统架构，以及存储通道的带宽稳定性。高速采集行业已经由原来的采集—处理—执行，发展到采集—处理—存储—执行—回放研究等多种需求一体化的系统要求。同时对于采集信号的高频率、采集系统的高精度、存储系统的高带宽、大容量的需求已经日益明显。
[0004]目前国内外市场上多家公司(如E2V，TI，ADI)能够提供10GB/s带宽的ADC解决方案，但几乎没有能够提供如此高速的小型化采集存储设备。

技术实现思路

[0005]本专利技术的目的在于提供一种基于多层次FPGA数据分发技术，建立的小型化、高性能高速信号采集存储及处理系统。
[0006]本专利技术的目的可以通过以下技术方案实现：一种高速信号采集存储处理系统，包括CPU模块、信号采集模块、若干数据存储模块和若干信号处理模块，其中，所述CPU模块、信号采集模块、数据存储模块和信号处理模块之间通过高速背板通信连接；所述CPU模块，作为系统的主控模块，提供系统管理及界面显示功能，与信号采集模块实现数据的交互，以及上位机的命令发送；所述信号采集模块，实现高速信号的采集，并对采集数据进行转换及预处理，同时实现DAC回放功能；所述数据存储模块，实现高速数据的实时存储，同时实现存储数据的回读或回传功能；所述信号处理模块，实现数字信号的实时处理。
[0007]进一步地，所述信号采集模块包括采集子板和采集载板；所述采集子板，实现高带宽数据的采集，同时实现DAC回放功能。
[0008]所述采集载板，实现ADC数字信号的串并转换及预处理功能，并且可以将数据传输
给数据存储模块进行数据存储，也可以将预处理后的数据或者原始数据直接传输给信号处理模块进行处理，同时能够从数据存储模块中读取波形数据进行DAC回放，或者回放特定的波形。
[0009]进一步地，所述采集子板为FMC+子板，所述采集子板的ADC芯片和DAC芯片的数字接口部分均采用通用的JESD204B高速串行接口，通过FMC+与采集载板连接。
[0010]进一步地，所述采集载板具有两组DDR3、一个标准FMC+插口以及收发一体光单元，所述收发一体光单元用于实现与其它系统的互联。
[0011]进一步地，所述数据存储模块包括FPGA芯片、电源单元、时钟单元以及配置单元；所述FPGA芯片具有一组4*DDRIII、一组2*DDRIII、一组4*SSD、两组4*GTX接口以及预留的GE和RS232接口；所述电源单元，将高速背板的+12V电源，根据板内各个模块的需求，经由两级DC-DC转换为特定的电压，保证满足各路电源的功耗需求；所述时钟单元，提供稳定的高质量参考时钟，供内部锁相环使用。
[0012]所述配置单元，通过通用的QSPI实现FPGA的配置。
[0013]进一步地，其中一组所述4*GTX接口连接到高速背板，与系统内的信号采集模块通过高速背板进行互联，实现数据的传输存储；另一组所述4*GTX接口为前端数据光纤接口，负责外部数据的采集并把采集到的数据通过光纤接口传输至FPGA芯片内部。
[0014]进一步地，所述信号处理模块使用3片KU115组合进行数字信号的处理，接口KU115通过16组高速信号经由高速背板与信号采集模块连接，获取信号采集模块的采集数据，在信号处理模块内进行数据分配处理及处理后进行数据融合。
[0015]本专利技术的有益效果：本专利技术采用VPX架构，主要分为CPU模块，信号采集模块、数据存储模块、信号处理模块以及高速背板，CPU模块作为主控模块，提供系统管理及界面显示功能，通过信号采集模块实现高带宽数据的采集的同时还具有DAC回访功能，通过数据存储模块实现高速数据的实时存储，同时实现存储数据的回读或回传功能，通过信号处理板实现数字信号的实时处理，建立了小型化、高性能高速信号采集存储及处理的系统，能满足高达10GB/s存储速度的采集记录需求，同时提供信号采集、处理、存储和分析一体化解决方案，基于本专利技术的高集成度小型化设备可以适应复杂的外场环境，提高工作效率。
附图说明
[0016]下面结合附图和具体实施例对本专利技术作进一步详细描述。
[0017]图1是本专利技术的系统示意图。
[0018]图2是本专利技术采集载板的示意图。
[0019]图3是本专利技术数据存储模块的示意图。
[0020]图4是本专利技术信号处理模块的示意图。
具体实施方式
[0021]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它
实施例，都属于本专利技术保护的范围。
[0022]在本专利技术的描述中，需要理解的是，术语“开孔”、“上”、“下”、“厚度”、“顶”、“中”、“长度”、“内”、“四周”等指示方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0023]如图1所示，本专利技术提供了一种高速信号采集存储处理系统，包括CPU模块、信号采集模块、2个数据存储模块和2个信号处理模块，其中，CPU模块、信号采集模块、数据存储模块和信号处理模块之间通过高速背板通信连接。
[0024]本系统将前端信号采集模块和后端数据存储模块采用模块分离的方式进行设计，前端信号采集模块和后端数据存储模块采用GTX连接，数据传输及通讯采用xilinx的aurora协议，由四个GTX组成一个数据口。GTX外部参考时钟为125MHz,内部并行数据位宽为128bit，采用8b/10b编解码,单个GTX带宽为6.25Gbit/s。从而，前端信号采集模块的工程可以对用户半开放或者全开发，以便于用户进行二次开发，只要保证两个模块之间的接口按照协议进行就可以了。
[0025]CPU模块，作为系统的主控模块，提供系统管理及界面显示等功能，与信号采集模块通过PCIE3.0X4实现数据的交互，以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速信号采集存储处理系统，其特征在于，包括CPU模块、信号采集模块、若干数据存储模块和若干信号处理模块，其中，所述CPU模块、信号采集模块、数据存储模块和信号处理模块之间通过高速背板通信连接；所述CPU模块，作为系统的主控模块，提供系统管理及界面显示功能，与信号采集模块实现数据的交互，以及上位机的命令发送；所述信号采集模块，实现高速信号的采集，并对采集数据进行转换及预处理，同时实现DAC回放功能；所述数据存储模块，实现高速数据的实时存储，同时实现存储数据的回读或回传功能；所述信号处理模块，实现数字信号的实时处理。2.根据权利要求1所述的一种高速信号采集存储处理系统，其特征在于，所述信号采集模块包括采集子板和采集载板；所述采集子板，实现高带宽数据的采集，同时实现DAC回放功能；所述采集载板，实现ADC数字信号的串并转换及预处理功能，并且可以将数据传输给数据存储模块进行数据存储，也可以将预处理后的数据或者原始数据直接传输给信号处理模块进行处理，同时能够从数据存储模块中读取波形数据进行DAC回放，或者回放特定的波形。3.根据权利要求2所述的一种高速信号采集存储处理系统，其特征在于，所述采集子板为FMC+子板，所述采集子板的ADC芯片和DAC芯片的数字接口部分均采用通用的JESD204B高速串行接口，通过FMC+与采集载板连接。4.根据权利要求2所述的一种高速信号采集存储处理系统...

【专利技术属性】
技术研发人员：阎文俊，姜万成，
申请(专利权)人：上海矢元电子有限公司，
类型：发明
国别省市：