用共享共源极驱动器减小裸片大小并改善存储器单元恢复制造技术

本申请案涉及使用共享的共源极驱动器来减小裸片大小且改善存储器单元恢复。存储器装置可采用在感测放大电路中具有成对晶体管的触发器以感测存储在存储器单元中的电荷以执行读取及/或激活操作。感测放大电路可采用驱动电路中的驱动装置以将读取存储器锁存到高或低电压。实施例包含通过在不同感测放大模块中共享所述驱动电路来促进减少具有更快存储器单元恢复的存储器装置的系统及方法。实施例可采用所述感测放大电路中的切换电路来防止意外或错误读出。意外或错误读出。意外或错误读出。

【技术实现步骤摘要】
用共享共源极驱动器减小裸片大小并改善存储器单元恢复


[0001]本专利技术涉及存储器装置，且更具体来说，涉及具有共享的共源极驱动器的感测放大器电路。

技术介绍

[0002]例如随机存取存储器(RAM)装置、动态RAM装置(DRAM)、静态RAM装置(SRAM)或快闪存储器的存储器装置通常用于电子系统中以提供促进数据处理操作及/或促进在数据处理操作期间的数据存储的存储器功能。为此，这些存储器装置可具有可经布置成存储器阵列及/或存储体的可寻址存储器元件。这些存储器装置还可包含提供存储器元件与处理电路(例如，处理器、微控制器、芯片上系统)之间的数据存取的输入/输出(I/O)接口。存储器装置的I/O接口可通过内部数据路径耦合到存储器元件，所述内部数据路径可包含用于读取或写入存储器元件中的数据位的电路。
[0003]存储器元件可包含可存储与存储在存储器单元中的位相关联的电荷的组件，例如电容器。为了读取存储器单元组件中的电荷，可将所述组件耦合到可检测经存储电荷的电路。例如，感测放大(SA)电路可经耦合到存储器单元阵列或存储器单元组件以检测经存储电荷本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：第一存储器单元阵列；第一感测放大块，其包括第一驱动电路，其中所述第一感测放大块邻近于所述第一存储器单元阵列，且其中所述第一感测放大块包括耦合到所述第一存储器单元阵列的数据线；及第二感测放大块，其包括第二驱动电路，其中所述第二感测放大块不邻近于所述第一存储器单元阵列，其中所述第一驱动电路及所述第二驱动电路通过电连接器直接耦合。2.根据权利要求1所述的设备，其包括逻辑电路，所述逻辑电路经配置以：接收与从所述第一存储器单元阵列读取数据的命令相关联的信号；提供激活所述第一感测放大块的第一控制信号；及提供去激活所述第二感测放大块的第二控制信号。3.根据权利要求2所述的设备，其中所述第一感测放大块包括第一切换电路，所述第二感测放大块包括第二切换电路，所述第一控制信号激活所述第一切换电路且所述第二控制信号去激活所述第二切换电路。4.根据权利要求3所述的设备，其中所述第一切换电路经配置以执行阈值电压补偿。5.根据权利要求3所述的设备，其中所述第一切换电路包括安置在所述第一驱动电路与耦合到所述第一存储器单元阵列的所述数据线之间的第一晶体管装置。6.根据权利要求2所述的设备，其中所述第一控制信号激活所述第一驱动电路且所述第二控制信号激活所述第二驱动电路。7.根据权利要求1所述的设备，其中所述电连接器致使所述第一驱动电路及所述第二驱动电路并联安置。8.根据权利要求1所述的设备，其中所述第一驱动电路包括上拉晶体管，且其中所述电连接器经耦合到所述上拉晶体管的漏极。9.根据权利要求8所述的设备，其中所述上拉晶体管包括p型金属氧化物半导体PMOS晶体管。10.根据权利要求1所述的设备，其包括第三感测放大块，所述第三感测放大块包括第三驱动电路，其中所述第三感测放大块邻近于所述第一存储器单元阵列且其中所述第一驱动电路及所述第三驱动电路彼此去耦。11.根据权利要求1所述的设备，其包括第三感测放大块，所述第三感测放大块包括第三驱动电路，其中所述第三感测放大块不邻近于所述第一存储器单元阵列且其中所述第一驱动电路、所述第二驱动电路及所述第三驱动电路通过所述电连接器直接耦合。12.一种存储器装置，其包括：第一存储器单元阵列；及多个感测放大SA条，每一相应SA条包括经配置以驱动所述SA条的相应感测放大SA电路的相应驱动电路及经配置以将所述SA条的所述SA电路连接到所述SA条的数据线的相应切换电路；且其中所述第一存储器单元阵列经配置以耦合到所述多个SA条中的第一SA条，且其中所述多个SA条中的所述第一SA条的第一驱动电路经连接到所述多个SA条中的第二SA条的第二驱动电路，所述第二SA条未经耦合到所述第一存储器单元阵列。
13.根据权利要求12所述的存储器...

【专利技术属性】
技术研发人员：H，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：