像素结构制造技术

本发明专利技术提供一种像素结构，包括：基板；至少一个薄膜晶体管，具有第一上表面、所述第一上表面具有第一投影面积，且位于所述基板上方；数据线，具有数据线毗连区与所述至少一个薄膜晶体管相连；及像素电极，具有第二上表面、所述第二上表面具有第二投影面积，且位于所述至少一个薄膜晶体管上方，其中：所述第二投影面积大于所述第一投影面积；以及所述像素电极的所述第二投影面积在对应于所述至少一个薄膜晶体管的所述第一投影面积的部分被移除至少50％，且所述像素电极的所述第二投影面积在对应于所述数据线毗连区的部分被移除的部分不大于70％。相对于现有技术中的像素结构，可省略像素电极下的绝缘层，降低了加工成本，加快了制造过程。了制造过程。了制造过程。

【技术实现步骤摘要】
像素结构


[0001]本专利技术是关于一种像素结构，特别是关于一种适用于电子货架卷标的显示设备的像素结构。

技术介绍

[0002]用于电子货架卷标的显示设备，例如电子纸的像素结构，为了有完整的电场驱动，像素电极的面积会接近整个像素。如果像素电极没有覆盖整个像素，像素在没有像素电极的部分驱动不完整，例如部分液晶或电子墨水未被驱动，使应该显示黑点的像素却呈现白点，颜色未被精准呈现表示该装置具有显示问题。如果像素电极的面积接近整个像素，又会覆盖住像素内的薄膜晶体管(thin-film transistor,TFT)。为了避免像素电极影响TFT，例如造成干扰或失效，现有技术中，像素电极与TFT中间会设置一层较厚且通常由有机材料制成的绝缘层。一般而言，这层绝缘层的厚度约为2μm。现有技术中的像素结构制作成本比较高。

技术实现思路

[0003]为了降低制作这层现有技术中厚度约为2μm的绝缘层所增加的成本，但仍要能够使TFT免于受像素电极的影响而误动作，本专利技术提出一种新的像素结构，相较于现有技术，可省略像素电极下的这层厚度约为2μm的绝缘层，降低了制作成本，加快了制造过程。
[0004]本专利技术的一个方面提出了一种像素结构，包括：基板；至少一个薄膜晶体管，具有第一上表面、所述第一上表面具有第一投影面积，且位于所述基板上方；数据线，具有数据线毗连区与所述至少一个薄膜晶体管相连；及像素电极，具有第二上表面、所述第二上表面具有第二投影面积，且位于所述至少一个薄膜晶体管上方，其中：所述第二投影面积大于所述第一投影面积；以及所述像素电极的所述第二投影面积在对应于所述至少一个薄膜晶体管的所述第一投影面积的部分被移除至少50％，且所述像素电极的所述第二投影面积在对应于所述数据线毗连区的部分被移除的部分不大于70％。
[0005]本专利技术的另一个方面提出了一种像素结构，包括：基板；至少一个薄膜晶体管，位于所述基板上方；保护层，设于所述至少一个薄膜晶体管上，其中所述保护层的材料为无机材料；像素电极，位于所述保护层上方，且经图案化而具有外围边界；以及保护装置，设于所述像素电极上并位于所述外围边界内，用以保护所述至少一个薄膜晶体管，使所述至少一个薄膜晶体管免于受所述像素电极的影响而误动作。
[0006]本专利技术的另一个方面提出了一种像素结构，包括：基板；至少一个薄膜晶体管，位于所述基板上方，并具有上表面、且所述上表面具有投影面积；保护层，设于所述至少一个薄膜晶体管上，其中所述保护层的材料为无机材料；以及像素电极，经图案化而有图案面积，且直接设置于所述保护层上方，其中所述图案面积不大于所述投影面积的120％。
[0007]本专利技术的另一个方面提出了一种显示设备，包括具有如上所述的像素结构的像素。
[0008]本专利技术的又一个方面提出了一种电子货架卷标，包括如上所述的显示设备。
附图说明
[0009]图1为本专利技术一个实施例中像素200从上方俯视的示意图。
[0010]图2为图1中TFT与邻近部分的放大示意图。
[0011]图3是沿图2像素200的剖线A-A
’
观察的剖面示意图。
[0012]图4是沿图2像素200的剖线B-B
’
观察的剖面示意图。
[0013]图5是本专利技术一个右下方具有两个薄膜晶体管的实施例中像素电极10从上方俯视的示意图。
[0014]附图标记：
[0015]2：半导体层
[0016]3：上表面
[0017]4：栅极
[0018]6：薄膜晶体管(TFT)
[0019]10：像素电极
[0020]11：外围边界
[0021]12：上表面
[0022]13a、13b、13c
……
13n：空洞
[0023]30：数据线
[0024]31：数据线毗连区
[0025]35：数据连接区
[0026]40：数据电极
[0027]50：保护层
[0028]60：公共电极
[0029]70：绝缘层
[0030]80：基板
[0031]90：栅极线
[0032]95：过孔
[0033]200：像素
[0034]A-A
’
：剖线
[0035]B-B
’
：剖线
[0036]L：长度
[0037]W：宽度
具体实施方式
[0038]本专利技术可由以下的实施例而得到充分了解，使得所属
的技术人员可据以完成，然而所讨论的具体实施例仅是说明使用本专利技术的特定方式，并不会限制本专利技术的范围，所属
的技术人员可依据所公开的实施例而推演出其他实施例，该等实施例都属于本专利技术的范围。
[0039]请参阅图1，其为本专利技术一个实施例中像素200从上方俯视的示意图。显示设备中具有多个像素，可理解为像素200往相邻四个方向重复，而延伸成为显示设备。为了显示出像素200与其他像素之间的连结关系，图1中像素200左右两侧的数据线30与上下两侧的栅极线90都绘示了省略号。从图1观察像素200的结构，像素电极10在最上方，具有矩形的外围边界11(如四条最外围的粗黑线所围成，此时图1右下方的两个粗黑线所围成而被挖除的区域被暂时忽略)，像素电极10并具有上表面12。另外，图1也示出了数据电极40、公共电极60以及两个过孔95，过孔95用以连接数据电极40、公共电极60和像素电极10。本专利技术中的像素200在像素电极10及保护层之间并未设置绝缘层，此大幅降低了制作成本，加快了制造过程。
[0040]为了说明像素200中各组件之间的关系，请同时参阅图2至图4。图1右下方具有两个薄膜晶体管(TFT)，其放大图可进一步参阅图2。图2示出了TFT与邻近的部分，并示出了像素200的剖线A-A
’
及B-B
’
的位置。图3则是沿图2像素200的剖线A-A
’
观察的剖面示意图，图4则是沿图2像素200的剖线B-B
’
观察的剖面示意图。一个像素的TFT数目可以是一个或多个。由于图1的像素200及图2的放大示意图是从上方俯视，像素200的某些层或组件的结构(例如基板)将难以由图1及图2观察得知，因此于图3及图4绘示及补充说明。请参阅图3，像素200的像素电极10下方具有保护层50，保护层50设于薄膜晶体管6、数据线30、数据连接区35与数据电极40上，用以保护薄膜晶体管6。此保护层50为由无机材料制成的绝缘层。
[0041]薄膜晶体管(TFT)6结构最上方是半导体层2，在图1至图4示出的实施例中，右侧的数据线30在与两个TFT 6中右侧TFT 6的半导体层2邻近的区域加宽，加宽的部分在图2中示出为宽度W、长度L的区域，在本专利技术中上述数据线30加宽的部分称为数据线毗连区31。数据线毗连区31与右侧TFT 6的漏极(未示出)相连接。两个TFT 2中左侧TFT 6的源极(未示出)与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素结构，包括：基板80；至少一个薄膜晶体管6，具有第一上表面3、所述第一上表面3具有第一投影面积，且位于所述基板80上方；数据线30，具有数据线毗连区31与所述至少一个薄膜晶体管6相连；及像素电极10，具有第二上表面12、所述第二上表面12具有第二投影面积，且位于所述至少一个薄膜晶体管6上方，其中：所述第二投影面积大于所述第一投影面积；以及所述像素电极10的所述第二投影面积在对应于所述至少一个薄膜晶体管6的所述第一投影面积的部分被移除至少50％，且所述像素电极10的所述第二投影面积在对应于所述数据线毗连区31的部分被移除的部分不大于70％。2.如权利要求1所述的像素结构，其特征在于，从所述像素结构的上方俯视观察，所述像素电极10具有与所述至少一个薄膜晶体管6的数目相同的空洞，所述空洞周围的所述像素电极10围绕所述至少一个薄膜晶体管6中的每一个，且所述像素电极10与所述至少一个薄膜晶体管6中的任何一个都没有重叠。3.一种像素结构，包括：基板80；至少一个薄膜晶体管6，位于所述基板80上方；保护层50，设于所述至少一个薄膜晶体管6上，其中所述保护层50的材料为无机材料；像素电极10，位于所述保护层50上方，且经图案化而具有外围边界11；以及保护装置，设于所述像素电极10上并位于所述外围边界11内，用以保护所述至少一个薄膜晶体管6，使...

【专利技术属性】
技术研发人员：蔡清丰，庄哲渝，
申请(专利权)人：和鑫光电股份有限公司，
类型：发明
国别省市：